组合逻辑电路的设计和测试实用教案

1、会计学1组合组合(zh)逻辑电路的设计和测试逻辑电路的设计和测试第一页，共24页。上周实验(shyn)内容：数据(shj)选择器及其应用根据实验及报告(bogo)情况进行总结第1页/共24页第二页，共24页。第2页/共24页第三页，共24页。组合逻辑电路(lu j din l)设计步骤组合(zh)逻辑电路半加器全加器比较(bjio)器加法器第3页/共24页第四页，共24页。组合(zh)逻辑电路设计步骤组合(zh)逻辑电路半加器全加器比较(bjio)器 在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路。 通常使用中、小规模集成电路来设计组合最常见的逻辑电路电路。

2、加法器第4页/共24页第五页，共24页。组合逻辑电路设计(shj)步骤组合(zh)逻辑电路半加器全加器比较(bjio)器逻 辑 图设计要求真值表逻辑表达式简化逻辑表达式卡 诺 图加法器例第5页/共24页第六页，共24页。组合逻辑电路设计(shj)步骤组合(zh)逻辑电路半加器全加器比较(bjio)器加法器 在数字系统中，经常需要进行算术运算，逻辑操作及数字大小比较等操作，实现这些运算功能的电路是加法器。加法器是一种组合逻辑电路，主要功能是实现二进制数的算术加法运算。第6页/共24页第七页，共24页。组合(zh)逻辑电路设计步骤组合(zh)逻辑电路半加器全加器比较(bjio)器加法器 半加器完成

3、两个一位二进制数相加，而不考虑由低位来的进位。半加器逻辑表达式为：nnnnnnnnnnSA BA BABCA B第7页/共24页第八页，共24页。11111111nnnnnnnnnnnnnnnnnnnnnnnnnnSA B CA B CA B CA B CCA B CA B CA B CA B C组合逻辑电路(lu j din l)设计步骤组合(zh)逻辑电路半加器全加器比较(bjio)器加法器 全加器是带有进位的二进制加法器，全加器的逻辑表达式为：第8页/共24页第九页，共24页。组合(zh)逻辑电路设计步骤组合(zh)逻辑电路半加器全加器比较(bjio)器加法器1、一位数值比较器、一位数值

4、比较器2、多位数值比较器、多位数值比较器第9页/共24页第十页，共24页。 用“与非”门设计(shj)一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”设计步骤：1.根据(gnj)题意列出真值表如右，再填入卡诺图表中D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111 BC DA000111100001111111101第10页/共24页第十一页，共24页。ABDACDBCDABCABDACDBCDABCZ第11页/共24页第十二页，共24页。设计一个对两个两

5、位无符号的二进制数设计一个对两个两位无符号的二进制数进行比较的电路进行比较的电路 要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止原理图第12页/共24页第十三页，共24页。设计一个对两个两位无符号的二进设计一个对两个两位无符号的二进制数进行比较的电路制数进行比较的电路原理图第13页/共24页第十四页，共24页。设计一个对两个两位无符号的二进制设计一个对两个两位无符号的二进制数进行比较的电路数进行比较的电路设计要求第14页/共24页第十五页，共24页。123456ABCD654321DCBATitleNum berRevisionSizeBDate:13-Dec-2003Sh

6、eet of File:F:TUXINGZSW.ddbDrawn By :20A0S10B321374LS081474LS86145V5VCCU0C123456ABCD654321DCBATitleNum berRevisionSizeBDate:13-Dec-2003Sheet of File:F:TUXINGZSW.ddbDrawn By :nCnSnCnBnAnCnBnS&nnnnnnnnnnSA BA BABCA B第15页/共24页第十六页，共24页。123456ABCD654321DCBATitleNum berRevisionSizeBDate:13-Dec-2003Sh

7、eet of File:F:TUXINGZSW.ddbDrawn By :nAnSnCnBnAnCnBnS1nC1nC&11111111nnnnnnnnnnnnnnnnnnnnnnnnnnSA B CA B CA B CA B CCA B CA B CA B CA B C第16页/共24页第十七页，共24页。返回(fnhu)第17页/共24页第十八页，共24页。 名名 称称 型型 号号 数数 量量数字电路实验数字电路实验(shyn)箱箱 THD-2 1台台函数信号发生器函数信号发生器 EE1652 1台台双踪示波器双踪示波器 XJ4316 1台台数字万用表数字万用表 DT9205 1台

8、台第18页/共24页第十九页，共24页。1、电源电压的选取及位置；2、弄清各种逻辑芯片结构特点，插接电路时注意每个插接点是否可靠；3、认真看清(kn qn)插孔，防止误插，形成短路第19页/共24页第二十页，共24页。第20页/共24页第二十一页，共24页。1、一位数值、一位数值(shz)比比较器：较器： ABBAFBAFBAFBABABA A B F0 F1 F2 A=B 0 0 1 0 0 1 1 1 0 0 AB 1 0 0 1 0 ABFAB1100A1B0100A1=B1A0B0010A1=B1A0=B000111110011110011110011110011001100()()()()()()()()()()A BA BA BFABABABA BABA BFABABABABABA BFABABABAB两位数值(shz)比较逻辑图第22页/共24页第二十三页，共24页。74L