8位数字抢答器(含电路图)（精编版）

1、实用文档天津职业大学八路抢答器电路设计报告学院: 电子信息工程学院专业: 应用电子技术班级: 电子 1 班姓名: 吴凡 樊德帅指导教师 : 李新2014 年 6 月 30 日.实用文档一、课程设计的内容设计一个 8 位数字抢答器。二、课程设计的要求与数据设计要求包括：1. 抢答器同时供 8 名选手或 8 个代表队比赛，分别用8 个按钮 s0 s7表示。2. 设置一个系统清除和抢答控制开关s，该开关由主持人控制。3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30

2、 秒）。当主持人启动 "开始"键后，定时器进行减计时。5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。6. 如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。三、课程设计应完成的工作1. 利用各种电子器件设计8 位数字抢答器；2. 利用 de2 板对所设计的电路进行验证；3. 总结电路设计结果，撰写课程设计报告。四、应收集的资料及主要参考文献1 陈永浦.数字电路基础及快速识图m.人民邮电出版社 , 2006. 275-277.2 侯建军.数字电路

3、实验一体化教程m.北京 清华大学出版社 , 2005. 773 范文兵.数字电子技术基础 m.北京 清华大学出版社 , 2008.1 设计任务目的及要求1.1 设计目的通过课程设计， 对数字逻辑的基本内容有进一步的了解，特别是时序逻辑电路的设计。 能把上学期学到的数字逻辑理论知识进行实践，操作。在提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感性的认识。而且在进行电路设计的时候遇到问题，通过独立的思考有利于提高解决问题的能力。 在经过课程设计后， 更明白数字逻辑电路设计的一般方法，以及在遇到困难怎么排除问题。1.2 设计要求我选择的课程任务是设计一个8 位数字抢答器。设计要求

4、包括：1. 抢答器同时供 8 名选手或 8 个代表队比赛，分别用8 个按钮 s0 s7表示。2. 设置一个系统清除和抢答控制开关s，该开关由主持人控制。3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30 秒）。当主持人启动 " 开始" 键后，定时器进行减计时。5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。6. 如果定时时间已到，无人抢答，本次抢答无效，系统通

5、过一个指示灯报警并禁止抢答，定时显示器上显示00。2 工作原理及设计方案抢答器是为竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，竞赛者可以分为若干组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。 当第一个人按下按键后， 则在显示器上显示该组的号码，同时电路将其他各组按键封锁，使其不起作用。回答完问题后，由主持实用文档人将所有按键恢复，重新开始下一轮抢答。抢答器具有定时抢答功能，且一次抢答的时间可以由主持人设定（如,30 秒）。当主持人启动 " 开始" 键后，定时器进行减计时。参赛选手在设定的时间内进行抢答，抢答有效， 定时器停止工作，

6、 显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。如果定时时间已到， 无人抢答，本次抢答无效， 系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。因此要完成抢答器的逻辑功能，别组控制以及组号锁存等部分。该电路至少应包括输入开关、数字显示、 判2.1原理框图2.2 设计思路图一原理框图1. 抢答器供 8 名选手比赛， 分别用 8 个按钮 s0 s7表示。这个功能只需要通过管脚分配把按钮分配到实验版上的拨动开sw0 到 sw7 关，让每个选手拨动开关后产生相应的信号就可以了。不同的选手拨动按钮发出信号通过74ls148 编码器进行编码，编码后输出信号进行下一步的译码和锁存。

7、2. 设置一个系统清除和抢答控制开关 s，该开关由主持人控制。 在这里首先通过管脚分配把开关 s 分配到相应一个拨动开关，这个就是开关 sw16。该开关联系到一个相应的线路， 这个线路通过与非门连接其他信号， 从而达到清零的功能。3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。74ls373 具有锁存功能， 可以在一个选手按下按钮后进行锁存，其他的选手不能在抢答。 锁存相应的编号时，由于编码器编的是从0 到 7，如果 0 号选手抢答，与清零的时候可能造成混淆，所以要加上加法器，对编码器的0 到 7 都加上 1。加法器是用74

8、ls83 这样在后面的 74ls47 译码器上就可以显示1 到 8 的号码。4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30 秒）。当主持人启动 " 开始" 键后，定时器进行减计时。74ls192 具有减法功能，通过使用 74ls192 可以对设定的时间进行自减。只需要给定74ls192 秒脉冲就可以。同时 74ls192 结合 74ls47 可以对所设定的抢答时间和选手抢答的时间显示出来。5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。选手进行抢答，通过编码器，锁存器，加

9、法器，译码器，显示出来。当某个选手抢答有效， 通过 74ls148 编码器的 gsn 端口连接到控制清零端的与非门就可以进行禁止其他选手的抢答，同时把该选手的号码显示在数码管上，同时通过74ls148 编码器的 gsn 端口可以停止 74ls192 的脉冲，从而让脉冲停止，达到显示抢答时间的效果。6. 如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。当时间到的时候，减法器74ls192 的十位的 ldn 端口发出一个高电平，在这个端口上连接上一个显示灯，作为报警用。同时减法器 74ls192 的十位的 bon 端口会发出一个低电平， 可以连接到

10、脉冲上， 让脉冲停止，数码管上显示的是00.2.3 设计流程图2.4 设计方案图二流程图整体的电路可以分为两部分， 一个是抢答电路， 第二部分是定时， 报警电路。1 .抢答的部分：抢答器供8 名选手比赛，分别用8 个按钮 s0 s7表示。通过管脚分配把按钮分配到实验版上的拨动开sw0 到 sw7 关，让每个选手拨动开关后产生相应的信号。不同的选手拨动按钮发出信号通过74ls148 编码器进行编码，编码后输出信号进行下一步的译码和锁存。设置一个系统清除和抢答控制开关 s，开关由主持人控制。通过管脚分配把开关s 分配到相应一个拨动开关sw16。该开关联系到一个相应的线路，这个线路通过与非门连接其他

11、信号，从而达到清零的功能。 抢答器具有锁存与显示功能。即选手按动按钮， 锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。74ls373 具有锁存功能， 可以在一个选手按下按钮后进行锁存，其他的选手不能在在有选手抢答后再进行抢答。锁存相应的编号时，由于编码器编的是从0 到 7，如果 0 号选手抢答，与清零的时候可能造成混淆，所以要加上加法器，对编码器的0 到 7 都加上 1。加法器是使用用74ls83，加 1 后在就可以在数码显示管上显示1 到 8 的号码。2. 定时抢答功能，和报警部分：一次抢答的时间由主持人设定（如,30 秒）。当主持人启动 " 开始"

12、; 键后，定时器进行减计时。74ls192 具有减法功能，通过使用 74ls192 可以对设定的时间进行自减。 74ls192 进行工作的时候需要给定秒脉冲。同时 74ls192 结合 74ls47 可以对所设定的抢答时间和选手抢答的时间显示出来。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器 上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。选手进行抢答，通过编码器，锁存器，加法器，译码器，显示出来。当某个选手抢答有效， 通过 74ls148 编码器的 gsn 端口连接到控制清零端的与非门就可以进行禁止其他选手的抢答，同时把该选手的号码显示在数码管上，同时通过74

13、ls148 编码器的 gsn 端口可以停止 74ls192 的脉冲，从而让脉冲停止，达到显示抢答时间的效果。若定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。当时间到的时候，减法器74ls192 的十位的 ldn 端口发出一个高电平，在这个端口上连接上一个显示灯，作为报警用。同时减法器 74ls192 的十位的 bon 端口会发出一个低电平， 可以连接到脉冲上， 让脉冲停止输到加法器上，那么数码管显示的是00。3 单元电路设计与实现整个电路分为编码单元，锁存单元，加法器单元，设定抢答时间单元，和译码单元五个部分。3.1 编码单元在选手按动按钮后，发

14、出相应的信号。使用74ls148 对信号进行编码，优先判决器是由 74ls148 集成优先编码器等组成。该编码器有8 个信号输入端， 3 个二进制码输出端，输入使能端ei，输出使能端eo 和优先编码工作状态标志gs。其功能表如表 5.24.1 所示。从功能表中可以看出当ei“ 0”时，编码器工作，而当 ei“ 1”时，则不论8 个输入端为何种状态，输出端均为“1”，且gs 端和 eo 端为“ 1”，编码器处于非工作状态,这种情况被称为输入低电平有效。图 3优先编码器74ls148 功能表输入输出ei i0 i1 i2 i3 i4 i5 i6 i7a2 a 1 a 0gs eo1× &

15、#215;× ×× ×× ×1111101 11 11 11 1111100×××××××0000010××××××0 1001010×××××01 1010010××××0111011010×××0111 1100010××0 11111101010× 01

16、 1111 1110010 011 1111 111101（表中×代表任意状态）由 74ls148 集成优先编码器组成的优先判决器如图所示，当抢答开关s1s7 中的一个按下时，编码器输出相应按键对应的二进制代码，低电平有效。编码器输出 aoa2 、工作状态标志 gs 作为锁存器电路的输入信号，而输入使能端 ei 端应和锁存器电路的q0 端相联接，目的是为了在ei 端为“ 1”时锁定编码器的输入电路，使其它输入开关不起作用。具体实现电路为：图四 编码单元3.2 锁存单元74ls373 功能表： e g d ql h h h l h l l l l x q上表是 74ls373 的真值表

17、，表中：l低电平； h高电平； x不定态；q0建立稳态前q 的电平；g输入端，与8031ale 连高电平：畅通无阻低电平：关门锁存。oe使能端，接地。当 g=“ 1”时， 74ls373 输出端 1q8q 与输入端 1d 8d 相同； 当 g 为下降沿时，将输入数据锁存。那么按照实验的要求，编码器的输入就只有三个，因此只用到q1 到 q3，而q4 接上 74ls148 的 gsn，再和 74ls373 的输出 d4 通过与非门连接起来，输到74ls373 的 g 端口。从而达到锁存的目的。具体电路图为：图五 锁存单元3.3 加法器单元由于选手输入的是0 到 7，所以要每个都加上1，让数码管显示

18、的是1 到 8，因此要使用加法器。加法器的真值表为：a1a3 b1b3 a2a4 b2b4 | s1s3 s2s4 c2c4 | s1s3 s2s4 c2c4l l l l | l l l | h l l h l l l | h l l | l h l l h l l | h l l | l h l h h l l | l h l | h h l l l h l | l h l | h h l h l h l | h h l | l l h l h h l | h h l | l l h h h h l | l l h | h l h l l l h | l h l | h h l h l l

19、 h | h h l | l l h l h l h | h h l | l l h h h l h | l l h | h l h l l h h | l l h | h l h h l h h | h l h | l h h l h h h | h l h | l h hh h h h | l h h | h h h因此要使加法器加上1，那么，令 74ls83 的a1 ，a2，a3 对应 74ls373 的 q1,q2,q3作为输入的数据，而b1,b2,b3,b4,a4 则接地。具体的电路图为：图六加法单元3.4 译码单元实用文档4 实验结果按照设计时的思路，把电路图连接好。经过改错，编译

20、，分配管脚，然后就可以看到实验结果。 我的管脚分配为： sw0到 sw7为选手的编号， 分别为 1 到 8。sw8到 sw11为设定抢答时间的个位， sw12到 sw15是设定抢答时间的十位。 sw16 为设定抢答时间的置位端。 sw17为开始键。实验结果为：主持人先按下置位端，就可以设定抢答时间，按照个位和十位的拨动开关设定，在对应的数码管上可以看到相应的抢答时间。然后主持人就可以按下开关让选手抢答，这时候抢答时间开始自减，在这个时间内，如果有选手抢答，数码管上会显示相应的选手号， 在这个时候， 如果有其他的选手也按下了抢答按钮，显示器不会显示。 如果在抢答时间内没有人抢答，显示抢答时间的数码管就会显示00，而且有报警灯闪。当主持人要进行下一轮的抢答，可以拨动开关sw16作为清零，重新开始抢答。综上所述，实验结果符合实验任务的要求。5 总结本课程设计基本完成了老师的要求，能够实现全部的功能。 能八路抢答， 能定时抢答，也能报警，清零。在进行实验的时候， 遇到不少的问题。 一开始不知道该使用什么芯片去做实验，只能研究老师发的quartus ii中的宏模块，熟悉芯片的功能，同时去图书馆借有关书籍，看看哪些芯片能达到编码，译码，锁存等，以及重新温习了上 个学期的数字逻辑书本。经过资料的搜集，基本确定了用