成像声纳文档

1、HYXXXX成像声纳介绍成像声纳介绍南京航空航天大学电子信息工程学院夏伟杰上传报告内容报告内容l多路回波信号调理l多路回波信号同步采集l数字波束形成算法研究l数字波束形成算法的FPGA实现l图像数据高速传输l电脑端显示控制软件等系统框图系统框图报告内容报告内容l1 硬件设计l2 信号处理算法及FPGA程序设计l3 软件设计l4 产品成果1 硬件设计硬件设计l1.1 信号调理与A/D采集子模块l1.2 信号处理模块l1.3 数据传输处理模块l1.4 系统电源设计声纳系统硬件架构1.1 信号调理与信号调理与A/D采集子模块采集子模块l主要完成小信号（接收声基阵的输出信号）的放大和滤波，实现TVG、

2、AGC增益控制。l工作参数：通道数：180路中心频率：450kHz工作带宽：不小于50kHz最大总增益：110dB可变增益控制范围：75dB（程控增益加时控增益）等效输入端噪声：1.5V（有效值）多路幅度一致性：2dB多路相位一致性：31.1 信号调理与信号调理与A/D采集子模块采集子模块信号调理与A/D采集 硬件电路结构图 前放模块与前放模块与AGC模块模块 带通滤波器模块带通滤波器模块 A/D采集模块采集模块1.1.1 前放模块与前放模块与AGC模块模块l前端放大模块的测试输入为信号发生器输出的450KHz的正弦波信号。l信号发生器产生的信号最低幅度有限，只能到20mV，对前放模块测试时利

3、用模拟衰减器对输入的测试信号幅度进行衰减，衰减档分为-60dB，-80dB，-100dB，-120dB。测试信号幅度范围为：1.1.1 前放模块与前放模块与AGC模块模块以前端放大器的输入信号1mVpp为例：衰减档衰减档测试信号测试信号min测试信号测试信号max0dB20mVpp5Vpp60dB20uVpp5mVpp80dB2uVpp500uVpp1.1.1 前放模块与前放模块与AGC模块模块衰减器输出波形，测试输入信号1.1.1 前放模块与前放模块与AGC模块模块经差分放大电路后波形1.1.2 带通滤波器模块带通滤波器模块声纳接收机输入信号的范围从几十微伏到几百毫伏级，经前级放大后需要对放

4、大后的信号滤波和调理，以达到ADC芯片的输入范围之内。为了简化设计，将带通滤波器和衰减器做成一个模块，其技术指标如下表所示。中心频率中心频率450kHz450kHz通带增益通带增益-15dB-15dB3dB3dB带宽带宽50kHz50kHz带内纹波带内纹波1dB1dB1.1.2 带通滤波器模块带通滤波器模块带通滤波器模块采用220MHz带宽的OPA2830放大器。利用该放大器芯片内部的两级运放，搭建成四阶多反馈（MFB）结构的带通滤波器。1.1.2 带通滤波器模块带通滤波器模块仿真软件TINA对滤波器进行仿真带通滤波器实测幅频曲线3dB带宽1.1.2 带通滤波器模块带通滤波器模块对前端放大后的

5、AGC输出信号进行带通滤波，看出带通滤波器能够很好地完成对AGC输出信号进行滤波的功能。1.1.2 带通滤波器模块带通滤波器模块单通道调理电路的幅频曲线测量结果50uV信号经放大和滤波后的效果图1.1.3 AD采集模块采集模块采用多路AD转换的集成芯片,尽可能地节约空间1.1.3 AD采集模块采集模块SPI接口对芯片内部的寄存器进行配置AFE5801输出时钟AFE5801输出数据1.1.3 AD采集模块采集模块SPI接口对芯片内部的寄存器进行配置AFE5801输出时钟AFE5801输出数据1.2 信号处理模块信号处理模块lFPGA继承了门阵列逻辑器件密度高和通用性强的优点，又具备可编程逻辑器件

6、的可编程特性，可以通过编程实现多种逻辑功能，因此系统设计中既以FPGA来实现声纳波束形成，又由FPGA来完成A/D单元和数据收发单元的控制。1.2 信号处理模块信号处理模块lFPGA内部资源是有限的，本系统在算法部分所采用的FPGA将根据信号处理中滤波器的设计方法和波束形成所需的计算量决定。滤波抽取需要滤波抽取需要的的乘法器乘法器数量数量通道复用的工作时钟通道复用的工作时钟波束形成需要乘法器波束形成需要乘法器近场远场的总系数量近场远场的总系数量288288MHz3211328Kbit表1 数字波束形成算法所需要的资源数量1.3 数据传输处理模块数据传输处理模块该模块选用Xilinx公司的FPG

7、A芯片VIRTEX-5 XC5VFX70T作为核心处理器，内嵌PowerPC 440硬核处理器，能够支持VxWorks实时操作系统的运行，运行主频最高达400MHz ，VxWorks的高速运行为系统上实现千兆网传输和控制指令下发提供了较好的基础。数据传输模块硬件框图1.4 系统电源设计系统电源设计系统电压（系统电压（V）典型电流值（典型电流值（A）所属系统所属系统+950.2发射机+150.4发射机+50.2发射机+5.57.5接收机调理/数字-5.53.5接收机调理+2.14接收机调理接收机系统总功耗：接收机系统总功耗：65W1.4 系统电源设计系统电源设计电源板设计框图系统采用48V输入，

8、在电源板上实现发射机和接收机所需电源的转换。根据电源板的尺寸规定和系统功耗需求，采用金升阳的隔离模块产生发射机所需的+5V和+15V电压，采用VICOR公司的VI晶片产生5V的接收机电源，以及采用LT公司的4600芯片从+5V转换成+2.1V的电压，电源板的设计框图如下所示。1.4 系统电源设计系统电源设计系统模拟板对微小信号进行调理和采集，对电源纹波的要求很高。在系统电源的设计中，为了实现对开关电源输出纹波的控制，设计采用了VICOR公司的QPO（quiet power output）模块对输出的共模和差模噪声进行抑制，达到了几毫伏的纹波效果。设计内容设计内容l1 硬件设计l2 信号处理信号

9、处理算法算法及及FPGA程序设计程序设计l3 软件设计2 信号处理信号处理算法算法及及FPGA程序设计程序设计l主要完成功能：180路A/D数据读取180路数据解调、滤波、抽样及512个波束形成将波束输出数据（求模后的波束数据）发送到干端设备，并根据干端设备的命令，控制水下各设备协同工作通过数据接口实时向控制子模块发送一个通道A/D采样后的通道信息用于AGC计算产生180路标准测试信号源并完成机内测试2.1 信号处理信号处理算法算法信号处理流程图AD采样复解调信号抽取波束形成2.1.1 AD采样率的确定采样率的确定l本采集系统的设计基于水下声成像技术，为获得较高的近场分辨率，参考国外同类产品的

10、指标，采用了较高的信号发射频率450kHz(波长为3.33mm)。根据采样定理，选用4倍频率采样，即1.8MHz的采样率2.1.2 复解调算法复解调算法l目的：提取声纳回波信号的包络复解调原理图2.1.3 信号抽取算法信号抽取算法l信号解调后带宽为25KHz，采样率为1.8MHz，理想情况下可以以36:1的抽取率进行抽取，满足Nyquist采样定律，但是这种陡降的理想低通滤波器实现不了，所以抽取率必须小于36。l抽取率越大滤波器的阶数越高，硬件实现越复杂。尽可能采用较大的抽取率来减小数据率与降低滤波器阶数是一对矛盾体，对两者权衡考虑，最终采用20:1的抽取率对信号降采样。l20：1抽取器设计成

11、多级抽取器级联（4:1和5:1级联）。2.1.4 声纳波束形成声纳波束形成算法算法远场远场2.1.4 声纳波束形成声纳波束形成算法算法远场远场在没有噪声与干扰的理想情况下，利用MATLAB仿真得到1#波束指向性图。0102030405060708090-70-60-50-40-30-20-100第 1# 波 束 方 向 图角 度 (度 )归一化增益值 (dB)波束宽度0.987度旁瓣电平-15.16dB2.1.4 声纳波束形成声纳波束形成算法算法近场近场近场波束形成示意图2.1.5 MATLAB仿真分析非确定因素仿真分析非确定因素对波束形成的影响对波束形成的影响A、确定波束指向允许偏离的范围、

12、确定波束指向允许偏离的范围原图相对误差为0.2时当相对误差为0.2时，虽然与原图有所区别，但不影响视觉效果上对物体的分辨能力。允许相对误差：0.2；绝对误差：正负0.036度。2.1.6 标准信号源仿真标准信号源仿真采用标准信号源得到的512个波束数据1)4500002sin(ty从基阵90方向射向基元，通过延时得到各基元处的信号；同时采集，一个周期采集4个点405060708090100110120130140-70-60-50-40-30-20-100标 准 信 号 源 仿 真方 位 角 度 （ 度 ）归一化增益值（dB）2.2 FPGA设计实现设计实现功能子模块连接 A/D转换过程设计

13、数据串行解调设计 FIR抽取滤波器设计 波束形成FPGA设计2.2.1 波束形成波束形成FPGA设计实现设计实现波束形成运算程序功能模块2.2.2 控制模块控制模块FPGA代码设计代码设计FPGA启动工作状态流程FPGA还要进行AGC、TVG增益控制以及承担干湿端数据、命令的发送和接收，并根据干端设备的命令，控制水下各设备协同工作。2.2.2 发射电路发射电路信号源设计信号源设计FPGA产生低电平信号源提供给发射电路 重复周期： 脉宽 ：范围为 0.05ms0.5ms。 使能信号：当脉冲方波信号有时，使能信号为高，当脉冲方波信号没有时，使能信号为低。 2.2.2 发射电路发射电路信号源设计信号

14、源设计对应一路发射的驱动信号放大图 频率：即工作频率，450KHz。 占空比： A和B 的比值 通过改变占空比实现功率档的调整。功率档最大档暂定对应的占空比为45%，通过改变占空比则可得到其他几档功率。2.2.2 发射电路发射电路信号源设计信号源设计FPGA产生的信号源波形其中脉宽取为0.5ms，重复周期为67ms，占空比为35%2.2.2 增益补偿控制增益补偿控制TVG声纳系统所需4条TVG曲线2.2.2 增益补偿控制增益补偿控制TVG通过SPI接口实现TVG控制波形图 2.2.2 增益补偿控制增益补偿控制AGCFPGA根据A/D转换后第一通道的12-bit数据的大小产生8-bit的增益控制

15、信号用于信号调理板的自动增益控制（AGC），或者根据干端设备发来的增益控制命令进行手动增益控制。通过SPI接口实现AGC(MGC)控制波形图SPI数据由clk产生，sclk为clk的8分频，sen=0时将8bit数据data=00100110并串转换成1bit数据sdata，sclk上升沿时将sdata写入LTC6912，实现相应增益值的放大。设计内容设计内容l1 硬件设计l2 信号处理算法及FPGA程序设计l3 软件设计软件设计3 软件设计软件设计网络传输模块设计PC机端显控软件设计3.1 网络传输模块设计网络传输模块设计l在100m量程时帧率为7.5Hz，量程分辨率5cm 计算得数据传输率

16、应该为60.953Mbpsl为了实时显示，网速要高于60.953Mbps，本方案留有两倍的余量，以120Mbps为设计基本目标3.1.1 SOPC硬件重构硬件重构以Xilinx的viterx-5 FPGA为核心，在PowerPC440为处理器，CoreConnect Bus为总线的SOPC架构下，移植VxWorks操作系统，设计高速率的千兆以太网传输系统SOPC片上系统设计结构框图3.1.1 SOPC硬件重构硬件重构EDK工程中SOPC硬件结构图 xps_ll_temac三态以太网控制器 my_npi自定义IP核,负责接收波束形成数据3.1.2 VxWorks代码移植代码移植lVxWorks

17、是一种嵌入式的实时操作系统。l嵌入式操作系统与通用操作系统最显著的区别就是它的可移植性，操作系统移植就是指一个实时操作系统能够在某个微处理器平台上运行lVxWorks操作系统移植到Xilinx公司的Vertix-5系列FPGA ml507板PowerPC440上运行3.1.2 VxWorks代码移植代码移植BSPlBSP板级支持包：为VxWorks提供硬件环境的接口包含了在指定目标系统上运行VxWorks的硬件描述文件对于不同的目标系统，可以通过修改BSP中的文件，完成BSP与VxWorks在不同平台上的移植。3.1.2 VxWorks代码移植代码移植BSPlBSP板级支持包：生成BSP时的配

18、置 DDR2_SDRAM作为RAM FLASH作为ROM RS232串口作为调试时的输入输出3.1.3 自定义自定义IP核设计核设计 自定义的外设将通过PLB IP接口（IPIF）模块和PLB总线相连，提供了一个快速完成PLB和用户逻辑相连的方式。 图中红框，选择使用软件寄存器，PPC440通过寄存器控制数据的传输与停止等，上层发送的命令也可以通过该寄存器发送自定义IP核IPIF服务选择3.1.3 自定义自定义IP核设计核设计FIFO发送TVG和幅相系数Simple Dual Port RAM解决读写时钟、位宽不一致问题MPMC NPI接口(Native Port Interface)NPI接

19、口让用户在自己设计中利用MPMC特定的接口。MPMC有8个端口、相互独立，每个端口均带有缓存，用户只需要把数据写入MPMC端口。3.1.3 千兆网络驱动设计千兆网络驱动设计xps_ll_temac兼容10、100、1000Mb/s的网速的三态以太网核 根据硬件修改相应的底层驱动文件 配置IP核，开启发送接收硬件校验、增大缓冲区TEMAC核配置3.1.3 千兆网络驱动设计千兆网络驱动设计看门狗测试网速：248Mbps任务管理器中网络性能查看3.2 PC机机端显控软件设计端显控软件设计l控制模块：通过网口向水下设备发送控制命令l数据接收模块：接收网口、串口数据l图像显示模块：对数据处理并显示l数据导入导出模块：数据保存，回放3.2 PC机机端显控软件端显控软件3.2.1 控制模块控制模块控制命令有：发射信号脉宽发射功率占空比AGC增益控制TVG增益控制探测量程及重复周期启动信号停止信号发射参数配置3.2.1 数据接收模块数据接收模块lRS232串口发送进来定位数据：水深、GPS信息、姿态信息GPS定位信息l网口发送进来声纳成像数据，乒乓缓存3.2.2 图像显示模块图像显示模块坐标转换坐标转换图像转换(扇形矩形)最初算法3.2.2 图像显示模块图像显示模块坐标转换坐标转换图像转换(扇形矩形)改进算法3.2.2 图像显示模