自适应差分脉冲编码调制与解调设计.docx

1、成绩评定平时成绩报告成绩综合成绩信息综合训练 -自适应差分脉冲编码调制与解调班级：0802211学号：22姓名：徐晓琳指导老师：郑文波指导老师: 赵馨指导老师: 刘泉 2011年12月18日一、目录一、目录.2二、摘要2三、正文1、 绪论32、 硬件总体设计.53、 器件结束94、 系统调试法. 13 5、 设计结论与心得会.13 6、 参考文献13二、摘要ADPCM是自适应差分脉冲编码调制的简称，最早使用于数字通信系统中。该算法利用了语音信号样点间的相关性，并针对语音信号的非平稳特点，使用了自适应预测和自适应量化，在32kbps8khz速率上能够给出网络等级话音质量。现在我们使用的是IMA

2、ADPCM算法，该算法中对量化步长的调整使用了简单的映射方法，对于一个输入的PCM值X(n)，将其与前一时刻的X(n-1)预测值做差值 得到d(n)，然后根据当前的量化步长对d(n)进行编码，再用此sample点的编码值调整量化步长，同时还要得到当前sample点的预测值供下一sample点编码使用。通过此算法可将样点编码成4bit的码流，一个符号位和三个幅度位。该算法较简单，通过映射简化了运算。对于编码后的数据我们采用了wav文件格式，该格式对编码后的数据流进行了包装，由文件头和数据码流组成，文件头中指出了音频数据所采用格式、采样率、比特率、块长度、比特数及声道数等信息。数据码流以块为单位，

3、块头指出了该块起始的预测值和index值，码流中每byte的高四位和低四位分别对应一个PCM。当前该算法以其简单实用的特点广泛应用到数字音乐盒和数字录音笔中。三、正文1、 绪论自适应脉冲编码调制(APCM)的概念 自适应脉冲编码调制(adaptive pulse code modulation，APCM)是根据输入信号幅度大小来改变量化阶大小的一种波形编码技术。这种自适应可以是瞬时自适应，即量化阶的大小每隔几个样本就改变，也可以是音节自适应，即量化阶的大小在较长时间周期里发生变化。 改变量化阶大小的方法有两种：一种称为前向自适应(forward adaptation)，另一种称为后向自适应(b

4、ackward adaptation)。前者是根据未量化的样本值的均方根值来估算输入信号的电平，以此来确定量化阶 图1-1的大小，并对其电平进行编码作为边信息(side information)传送到接收端。后者是从量化器刚输出的过去样本中来提取量化阶信息。由于后向自适应能在发收两端自动生成量化阶，所以它不需要传送边信息。前向自适应和后向自适应APCM的基本概念，如图所示。 图1-2自适应差分脉冲编码调制(ADPCM) ADPCM(adaptive difference pulse code modulation)综合了APCM的自适应特性和DPCM系统的差分特性，是一种性能比较好的波形编码。

5、它的核心想法是：利用自适应的思想改变量化阶的大小，即使用小的量化阶(step-size)去编码小的差值，使用大的量化阶去编码大的差值,使用过去的样本值估算下一个输入样本的预测值，使实际样本值和预测值之间的差值总是最小。它的编码简化框图如图所示。接收端的译码器使用与发送端相同的算法，利用传送来的信号来确定量化器和逆量化器中的量化阶大小，并且用它来预测下一个接收信号的预测值。差分脉冲编码调制(DPCM)的概念 差分脉冲编码调制DPCM(differential pulse code modulation)是利用样本与样本之间存在的信息冗余度来进行编码的一种数据压缩技术。差分脉冲编码调制的思想是，根

6、据过去的样本去估算(estimate)下一个样本信号的幅度大小，这个值称为预测值，然后对实际信号值与预测值之差进行量化编码，从而就减少了表示每个样本信号的位数。它与脉冲编码调制(PCM)不同的是，PCM是直接对采样信号进行量化编码，而DPCM是对实际信号值与预测值之差进行量化编码，存储或者传送的是差值而不是幅度绝对值，这就降低了传送或存储的数据量。此外，它还能适应大范围变化的输入信号。 图1-3图1-4国内外发展ADPCM在除了数字音乐盒和数字录音笔以外的其他领域都有应用，如蓝牙耳机。蓝牙耳机如今正面临着提高语音信号质量、降低功耗等压力，用户开始要求其语音信号的质量要与固定电话相当，这就需要在

7、技术层面上解决传输质量的难题。语音信道采用连续可变斜率增量调制（CVSD）语音编码方案，并且SCO（同步语音信道）规定数据包不得重传。蓝牙技术中选用CVSD CODEC，是因为它在处理丢失或损坏的语音样本时非常可靠。背景噪音越高，干扰水平就越高，而CVSD编码语音却可以接受误码率达4%的语音。 CSR公司开发的最领先的技术AuriStream™，通过eSCO连接采用自适应差分脉冲编码调制（ADPCM）CODEC来实现更高的音频质量，与通过标准SCO连接的CVSD编码信号相比，功耗可节省40%。随着蓝牙耳机应用的持续增长，更长的通话时间对于长途旅行的商务用户或重要的电话会议显

8、得至关重要。ADPCM是一种众所周知并已被广泛接受的CODEC技术，它是CVSD的理想补充。后者能够处理误码，因此克服了蓝牙没有重传功能，只能依赖于SCO数据包来传输语音的不足。但是，eSCO能够探测误码并对数据包进行重传，所以没有必要再依赖CVSD了。ADPCM与CVSD的不同之处在于：它的取样速度慢，并能够发现样本之间的不同。ADPCM以32Kbps的较低速率（CVSD的速率为64Kbps）传输固定电话质量的信号，因此蓝牙传输器和接收器只需大约一半的运行时间。CSR公司的试验证明，该方法与所有其它蓝牙系统采用的CVSD编码技术相比，能够为蓝牙系统节省40%的功耗。ADPCM编码在质量方面还

9、有其它的优点。在嘈杂的环境中，通过采用CSR公司BlueCore6采用了AuriStream技术的耳机与同样采用了AuriStream的手机相连接，可以使语音拨号变得更为精确，操作也更简单。因为CSR公司BlueCore6上采用的AuriStream可支持32Kbps速率的ADPCM（为CVSD的数据速率64Kbps的一半），所以还有潜力支持更多的语音信道。CVSD传统上支持三个同步SCO语音信道。虽然现在的蓝牙技术规范规定仅支持三个信道，但采用蓝牙增强型数据速率（蓝牙技术规范v2.0或v2.1，数据速率高达3Mbps）的32Kbps链路ADPCM，将有可能支持多达七个更高质量的eSCO信道。

10、2、硬件总体设计原理 （一）ADPCM简介 由前面和设计我们已经知道，在不考虑信道误码率的情况下，的性能通常比的差。这主要是因为和系统不管误差信号如何变化，传输的增量是固定不变的。如果使增量的数值随误差信号的变化量化成个电平之一，然后再进行编码，这样，系统的性能就会得到改善。在这样的系统中，由于对传输的增量还要经过脉冲编码调制，因而称它为增量脉冲编码调制或差分脉冲编码调制。下面先介绍的基本原理。图1-1给出了系统原理框图。图中输入抽样值信号为，接收端输出重建信号为，是输入信号与预测信号的差值， 是经量化后的差值，是信号经编码后输出的数字码。编码器中的预测器与解码器的预测器完全相同，因此，在信道

11、传输无误码的情况下，解码器输出的重建信号与编码器的完全相同。的总量化误差定义为输入信号与解码器输出的重建信号之差，即有由上式可知，在这种系统中，总量化误差只和差值信号的量化误差有关。自适应差分脉码调制（）是语音压缩编码中复杂度较低的一种方法，它能在32kb/s数码率上达到符合64kb/s数码率的语音质量要求，也就是符合长途电话的质量要求。是在差分脉冲调制基础上逐步发展起来的，的主要改进是量化器与预测器均采用自适应方式，即量化器与预测器的参数能根据输入信号的统计特性自适应于最佳或接近最佳参数状态。编解码系统的原理方框图如图1-2所示。下面着重介绍四个部分。+-ADPCM码输出非线性至线性PCM变

12、换自适应量化器定标因子自适应自适应速度控制器自适应逆量化器度控制器自适应预测器度控制器+（a） 编码器+自适应逆量化器自适应速度控制器自适应预测器定标因子自适应非线性至线性PCM变换同步编码调整单元（b） 解码器图1-5 编解码系统原理图1、输入输出单元输入输出信号为标准的A律或律64kb/s ADPCM主要应用于扩充现有PCM信道传输容量，即把两个30路PCM信号合并成一个2048kb/s的60路ADPCM信号，这是ITU-T G.761建议的国际标准。因此，采用标准的64kb/s PCM作为ADPCM系统的输入接口是合理的。由于标准64kb/s PCM是经过对数压缩后的数字信号，它不能直接

13、进行一般算术运算，所以，在进入ADPCM编码前，必须把律PCM码变换成自然二进制码，即线性PCM码。这一变换可以通过两者之间内在的对应关系来实现。在接收端，则需要进行一次反变换，把ADPCM码解码得到用线性PCM码表示的重建信号，变换成律或律对数PCM信号输出。1、同步编码调整单元同步编码调整单元的功能主要是为了防止在同步级联的情况下（也就是全数字转接ADPCM-PCM-ADPCM-PCM-ADPCM）可能发生的量化噪声的积累问题。同步编码调整的原理简述如下：在重建PCM信号输出到信道前，让再进行一次ADPCM编码，然后把这个码与输入ADPCM原始码进行比较。若比较后两者不相同，就对PCM码增

14、加或减少一个PCM量化电平；如相同，则不作调整。其具体过程如下： 建PCM信号变换成线性PCM重建信号； 计算差值信号； 根据定标因子，将再编成ADPCM码字； 把与输入的ADPCM原始码进行比较：若，则；若，则增加一个量化电平；若，则减小一个量化电平。2、自适应量化图1-6 双模式产生原理ITU-T G.721建议采用L =16的双模式非均匀自适应量化器。由于差值信号接近于高斯分布，所以采用输入为高斯分布的最佳非均匀量化器。最佳非均匀自适应量化器对于不同输入统计特性应有不同的自适应调制因子。ITU-T要求32kb/s ADPCM对语音与语音频带内数据信号都应具有最佳性能，故采用动态锁定DLQ

15、或双模式自适应量化器。量化器的定标因子由快速因子与慢速因子组合而成，即式中，为自适应速度控制参数。对于语音信号，趋于1；对于Modem数据信号，趋于0，是通过比较差值信号的短时平均值与长时平均值的差异来确定的。双模式非均匀自适应量化器的定标因子产生的原理框图如图1-3所示。3、 自适应预测器ITU-T G.721建议采用零极点后向序贯自适应预测器。它有6个零点（M=6）与2个极点（N=2），并采用次优化的梯度符号法来自适应修正预测系数。由于的多阶极点预测器的稳定条件较难确定，因此，在有误码存在时，可能出现不稳定现象。设计证明，8阶零点预测器能取得相当高的预测增益。因而，采用6阶零点与2阶极点预

16、测器的组合，可以取得良好的预测增益。具体细节请参考其它相关资料。（二）电路原理本设计模块中实现自适应差分脉码调制ADPCM采用的是大规模集成电路专用芯片MC145540。MC145540的量化器与预测器均为自适应方式。当以高于奈奎斯特速率对话音或视频信号抽样时，在前后样值间可以看到有明显的相关性，将这些相关样值按通常PCM系统的方式加以编码时会使得编码信号含有多余信息。如果在编码前将这种多余信息去掉，则可得到效率较高的编码信号。为此，可先利用信号的相关性对未来样值进行预测，预测器通常为抽头延时滤波器（即FIR滤波器）。线性预测器的预测值为：其中为预测系数，在DPCM中为常数，在ADPCM中为自

17、适应变量。N为预测阶数。可以根据预测误差能量最小的准则求出预测系数。这样，PCM编码器就只是对差值信号进行量化和编码，以达到DPCM或ADPCM编码的目的。模拟信号从“S-IN”点输入，经电容E609（10F）、电阻R627（10K）后到运放的反相输入TI-端，运放的输出端一方面送至增益调整电路和滤波器电路，另一方面，经过TG端至反馈电阻R628（10K）到运放的反相输入TI-端，运放的输出端一方面送至增益调整电路和滤波器电路 ，另一方面经过TG端至反馈电阻R628后到TI-端构成负反馈，放大倍数=R628/R627=10K/10K=1，故为1:1，没有放大作用。滤波器的输出信号一方面送至侧音

18、增益调整电路，另一方面送至模/数转换电路，变成数字信号，进入PCM编码电路，输出PCM信号，再经过ADPCM编码电路，输出到发送串行移位寄存器电路中，最后ADPCM数据从第20引脚（DT端）输出。ADPCM数据信号从第25引脚（DR端）进入，串行输入至接收串行移位寄存器电路中，经过ADPCM译码器进行译码，输出PCM数据码，再经过接收数字增益调整电路后从第5引脚（RO端）输出模拟信号。特别强调的是，该芯片的工作是由外部CPU对其内部16个字节的RAM进行编程，由程序进行控制。(三) MC145540介绍1 ADPCM专用芯片MC145540介绍 C145540ADPCM芯片特征a单一供电方式：

19、2.7V5.25Vb低功耗:5V时,150mW，功耗下降0.3mW；3V时,65 mW，功耗下降0.2mWc低噪声:有差分模拟电路d律/A律压扩PCM编译码/滤波器电路e三种速率选择(32、24、16kbit/s)、四种算法ADPCM CODEC 完全满足G721、723、726和G714的PCM性能。f.用可编程双音频发生器。g.编程控制，发送增益调整，接收增益调整与侧音增益调整。h.可直接与话筒接口的低噪声、高增益的三端输入运算放大器电路。i.可直接与扬声器接口的推挽300负载阻抗。j.提供振铃接口的推挽300的驱动电路。k.降功耗供电方式，3V电源送入数字信号处理电路；5V电源送入模拟信

20、号处理电路。l收端具有噪声突发检测算法。m 有串行控制口和监控内存，可实现微计算机控制。3、管脚功能简介第1引脚（TGTransmit Gain）：发送增量控制。由第2引脚（TI-）和第3引脚（TI+）输入的音频模拟信号经输入运放后从该端输出。该端实质上是发送滤波器的输入端。这是设定运算放大器增益的输出和输入到发送带通滤波器。此运算放大器能驱动2K负载到VAC引脚。当TI-和TI+连到VDD时，TG运算放大器掉电，TG引脚变成高阻抗，输入到发送放大器。此引脚上的所有信号以VAC引脚为基准。当器件是在模拟掉电方式下时，此引脚是高阻抗。此运算放大器由VDD引脚加电。第2引脚（TI-Transmit

21、 Analog Inverting Input）：模拟运算放大器反相输入端。音频模拟信号通过该端进入模拟运放。这是发送增益设定运算放大器的反相输入。增益设定电阻通常从此引脚连到TG和从此引脚到模拟信号源。TI+和TI-引脚的共模范围从1.0V到2.0V。连接此引脚和TI+到VDD将置此放大器的输出（TG）于高阻抗状态，这样，允许TG引脚作为发送滤波器的高阻抗输入。第3引脚（TI+Transmit Analog Input）：模拟运算放大器正相输入端。该端一般与第4脚相接，由第4引脚提供一个2.4V电平输入。这是发送增益设定运算放大器的同相输入。对于输入增益设定运算放大器，此引脚调节差分到单端电

22、路。允许输入信号以VSS引脚为基准，使电平移向VAG引脚。TI+和TI-引脚的共模范围是1.0V到-2V。连接此引脚和TI-（引脚2）到VDD将置此放大器的输出（TG）于高阻抗状态，这样，允许TG引脚作为高阻抗输入到发送滤波器。第4引脚（VAGAnalog Ground Output）：模拟对地输出端，该端能提供一个输出2.4V电压，输送给第3引脚。该端必须和地之间接入一个去耦电容，电容量在0.01f-0.1f之间。器件内部所有模拟信号都以此引脚为基准。此引脚应使用0.01-0.1f陶瓷电容器去耦到VSS。如果音频信号处理基准为VSS，则要特别小心，防止VSS和VAG引脚之间的噪声。当在模拟掉

23、电方式下VAG引脚变为高阻抗。第5引脚（RO-Receive Analog Output）：接收模拟信号输出端。ADPCM信号经过变换处理后的模拟音频信号从该端输出。这来自数/模变换器的接收平滑滤波器的同相输出。此输出能驱动2K负载到1.575V峰值，基准为VAG引脚。第6引脚（AXO-Auxiliary Audio Power Inverting Output）：音频信号反相输出端。该端与第7引脚一起可把音频信号平衡输出。这是辅助功率输出驱动器的反相输出。此辅助功率驱动器能差动地驱动300负载。此功率放大器从VEXT得电，其输出能摆动到VSS和VEXT的0.5V以内。此引脚可以是以VAG引脚

24、或经BR2（b7）的VEXT的一半电压两者之一为直流基准。此引脚在掉电下为高阻抗。除了当它为模拟信号输出而启动外，此引脚是高阻抗。第7引脚（AXO+Auxiliary Audio Power Output）：音频信号同相输出端，功能同AXO-。这是辅助功率输出驱动器的同相输出。辅助功率驱动器能差动地驱动300负载。此功率放大器从VEXT得电，其输出能摆动到VSS和VEXT的0.5V以内。此引脚可以是以VAG引脚或BR2（b7）的VEXT的一半电压两者之一为直流基准。此脚在掉电下为高阻抗。除了当它为模拟信号输出而启动外，此引脚为高阻抗。第8引脚（VDSPDigital Signal Proces

25、sor Supply Output）：数字信号处理单元电压输出端。该端是指向该芯片内的数字信号处理单元电路提供稳定的输出电压。电压为3V。但是它不能向外部负载电路供电。该引脚与地之间应接上一个去耦电容。电容值在0.1f。此引脚连到在片VDSP电压调整器的输出，供给DSP电路和ADPCM编码解码器的其它数字单元的正电压。此引脚应该用0.1f陶瓷电容器去耦到VSS。此引脚不能用来对外部负载加电，当掉电以维持存储时此引脚内部连到VEXT。第9引脚（VEXTExternal Power Supply Input）：外加电源输入端。该端由外加一电源电压输入，电压在2.70V-5.25V之间，同时该端必须

26、接一去耦电容到地，电容值在0.1f。此电源输入引脚必须在2.70和5.25V之间，在内部它连到VDSP电压调整器的输入，5V调整充电泵、全部数字I/O，包括串行控制端口和ADPCM串行数据端口。此引脚也连到模拟输出驱动器（PO+、PO-、AXO+和AXO-）。此引脚应该用0.1f陶瓷电容器去耦到VSS。当器件掉电时，此引脚内部连到VDD和VDSP引脚。第10引脚（PIPower Amplifier Input）：音频功率信号放大输入端。该芯片必须与第5引脚或第6、7引脚的输出音频功率信号之间反馈接入到该端，从第11引脚输出音频功率信号。PI和PC-引脚在反相运算放大器中的外部电阻起作用，以设置

27、PO+和PO-推挽功率放大器输出的增益。连接PI到VDD将引起掉电，这些放大器和PO+、PO-输出是高阻抗。第11引脚（PO-Power Amplifier Inverting Output）：音频功率信号放大反相输出端。经过音频功率放大器放大后的信号反相从该端输出。同样由BR2（b7）控制增益大小 。这是反相功率放大器输出，用来提供反馈信号给PI引脚，以设置推挽功率放大器输出的增益。此功率放大器从VEXT得电。其输出能摆动到VSS和VEXT的0.5V以内，这在设定此放大器的增益时应注意。此引脚能驱动300负载到和电源电压无关的PO+。PO+和PO-的输出是差动的（推挽的）并能驱动300负载到

28、3.15V值。当VEXT用额定5V电源时它是6.3V峰-峰值。此引脚的偏压和信号基准可以是VAG引脚或经BR2（b7）的VEXR一半电压两者之一为直流基准。PO+和PO-之间必须是低阻抗负载。当器件为模拟掉电方式时，PO+和PO-之间必须是高阻抗。除了它对模拟信号输出始能时外，此引脚是高阻抗。第12引脚（PO+Power Amplifier Output）：音频功率信号放大同相输出端。功能同PO-。这是同相功率放大器输出，它是PO-上信号的反相变型。此功率放大器从VEXT得电，其输出能摆动VSS和VEXT的0.5V以内。此引脚功能驱动300负载到PO-。此引脚可以是以引脚VAG或经BR2（b7

29、）的VEXT的一半的两者之一为直流基准。当器件在模拟掉电方式下时，此引脚为高阻抗。关于更多的信息见PI和PO-。除了当为模拟信号输出而启动外，此引脚是高阻抗。第13引脚（PDI/RESETPower Down Input/Reset）：降功耗输入/复位输入。该端正常时应为高电平状态，当需要对该芯片进行复位重新工作时，必须送入“低电平”，由该电位的上升沿进行复位工作。在本设计系统中，有两种方式可进行复位，一种是传统方式，即硬件复位电路，另一种是由软件进行复位。逻辑0加到此输入强制器件进入低功率耗散方式。在此引脚的上升沿引起电源恢复并强制ADPCM复位状态（在标准中规定）。第14引脚（SCP EN

30、Serial Control Port Enable Input）：串行控制口使能信号输入端。MC145540内部的数字信号处理单元必须要由外部CPU控制单元对其芯片内的16个字节的RAM进行编程控制，才能工作，否则，该芯片不工作，但SCPCLK端、SCP TX端和SCP RX一起操作，该端是使能信号输入端。本设计中由U306（89C2051）CPU的P1.6、P1.5、P1.4、P1.3同时控制。第15引脚（SCP CLKSerial Control Clock Input）：串行控制口发送时钟信号输入端。其主要功能同上。到此器件的输入是用来控制进入SCP接口或从其出来的数据的传输速率。数据

31、在SCPCLK的上升沿上从SCP RX进入MC145540 ADPCM编码解码器。数据在SCPCLK的下降沿在SCP TX上移出器件。SCPDLK可以是04.096MHz的任何频率，当SCPEN变低，发生SCP事务处理。注意当SCPEN高时（即它可以连续或能在脉冲串方式下运行）SCPCLK被忽略。第16引脚（SCP TXSerial Contral Port Transmit Input）：串行控制口发送状态字输出端，它必须要和上面的时钟信号与使能信号一同工作。SCP TX用来控制输出和来自MC145540 ADPCM编码解码器的状态信息。数据在SCPCLK的上升沿上移入器件。SCP RX当S

32、CPEN为高或当数据正在移出SCP TX时，则SCP RX被忽略。第17引脚（SCP RXSerial Contral Port Transmit Input）：串行控制口接收状态字输入端，其功能同上。第18引脚（FSTFrame Sync，Transmit）：ADPCM编码帧同步信号输入端，在这里是由信号源模块中产生的8KHz窄脉冲信号作为该端的帧同步信号输入到该端。当在长帧同步或短帧同步方式中使用时，此引脚接受8KHz时钟，在DT引脚处同步串行ADPCM数据的输出。第19引脚（BCLKTBit Clock，Transmit）：ADPCM编码电路时钟信号输入端，在本设计中，时钟信号是256K

33、Hz方波信号，由信号源模块产生。当在长帧同步或短帧同步方式中使用时此引脚接受645120KHz的任何位时钟频率。第20引脚（DRData，Transmit）：由FST和BCLKT控制，并且除了正在输出的数据外是高阻抗。第21引脚（SPCSignal Processor Clock）：数字信号处理单元主时钟输入端，该端可输入一个20.48或20.736MHz时钟信号作为该芯片的工作时钟。在本设计中,是由晶振20.48MHz振荡产生时钟提供给该端。此输入要求20.48或20.736MHz时钟信号用作DSP机械主时钟。器件内部分频此时钟经PCM编码解码器发生要求的256KHz时钟。第22引脚（VSS

34、Negative Power Supply）：接地端。第23、24引脚（CI-，CI+Charge Pump Capacitor Pins）：在第23、24两引脚之间接0.1f的电容，可作降功耗用。本设计没有用到，故不接任何元器件。这些是电容器连接到内部电压调整充电泵产生VDD电源电压。0.1f电容应置于这些帧引脚之间。注意如果外部供给VDD，此电容应不在电路中。第25引脚（DRData，Receive）：ADPCM译码信号输入端。同要被译码的ADPCM数据加到此输入，工作和FSR及BCLKR同步，在串行格式下进入数据。第26引脚（BCLKRFrame Sync， Receive）：ADPCM译码电路时钟信号输入端，其类型同BCLKT。当用于长帧同步或短帧同步方式时，此引脚接受645120KHz的任何位时钟频率。第27脚（FSRFrame Sync，Receive）：ADPCM译码电路帧同步信号输入端。其类型同FST。当用于长帧同步或同步方式时，此引脚接受8KHz时钟，同步DR引脚处串行ADPCM数据的输入。在长帧同步或短帧同步方式中，FSR能对FST异步运行。第28引脚（VDDPositive Power Supply Input/Output）：电源输入端，接+5V。这是在片电压调整充电泵的正输出和到器件模拟部分的正电源输入。和通用的电源电压有关，此引脚能作用在以下