基于FPGA抢答器毕业设计答辩ppt课件

1、v设计的背景设计的背景v设计的功能设计的功能v设计的原理设计的原理v设计的流程设计的流程v设计的结果设计的结果v致致 谢谢 抢答环节经常出如今竞赛、文体文娱等活动当中，可以准确、公正、直观地根据抢答者的指示灯显示、数码显示和警示显示等手段指示出第一抢答者。普通竞赛抢答器除了第一抢答信号的鉴别和锁存功能，还有对提早抢答进展警报，计算各组参赛者的竞赛得分。为了保证各种智力竞赛、竞赛的准确性和公正性，所以对电子抢答器的研讨就有其重要的意义。1 1、能到达倒计时和计分功能。、能到达倒计时和计分功能。2 2、包容四组参赛者同时抢答。、包容四组参赛者同时抢答。3 3、设置抢答使能信号。、设置抢答使能信号。

2、4 4、假设提早抢答，那么对相应的参赛者发出警、假设提早抢答，那么对相应的参赛者发出警报。报。5 5、主持人确认结果，给出倒计时信号，时间为、主持人确认结果，给出倒计时信号，时间为3030秒。计数至秒。计数至0 0时停顿，扬声器发出超时警报，时停顿，扬声器发出超时警报，中止回答。中止回答。6 6、系统具有清零功能。、系统具有清零功能。7 7、电子抢答器电路有计分功能。、电子抢答器电路有计分功能。 电子抢答器的输入信号包括复位信号CLR、抢答器使能信号EN、四组参赛者的抢答按钮A/B/C/D、倒计时中止按钮RST以及加分信号ADD；输出信号包括四组参赛者抢答形状的显示LEDA、LEDB、LEDC

3、、LEDD及其对应得分、抢答器抢答胜利的组别显示等。4.1系统流程图4.2模块引见4.2.14.2.1第一判别电路模块：第一判别电路模块：具有第一抢答信号的鉴别和具有第一抢答信号的鉴别和锁存功能，在抢答开场后，锁存功能，在抢答开场后，当恣意一路抢答器按下后，当恣意一路抢答器按下后，信号输入并进展锁存，这是信号输入并进展锁存，这是其它抢答按键在按下也不起其它抢答按键在按下也不起作用。此模块有作用。此模块有A A、B B、C C、D D四路抢答输入信号；复位信四路抢答输入信号；复位信号号CLRCLR；抢答使能信号；抢答使能信号ENEN。4.2.24.2.2倒计时电路模块：倒计时电路模块：倒计时电路

4、在抢答胜利后，倒计时电路在抢答胜利后，由主持人给出倒计时开场信由主持人给出倒计时开场信号号RSTRST，RSTRST输入信号为高电输入信号为高电平有效。抢答胜利的选手进平有效。抢答胜利的选手进入答题阶段，计时显示器从入答题阶段，计时显示器从初始值初始值3030开场以秒为单位倒开场以秒为单位倒计时，计数至计时，计数至0 0时停顿计数，时停顿计数，扬声器鸣叫。扬声器鸣叫。4.2.34.2.3计分电路模块：计分电路模块：参赛者抢答胜利后，根据竞赛情况比参赛者抢答胜利后，根据竞赛情况比较分数调整，该模块输入信号为加分较分数调整，该模块输入信号为加分选 择 信 号选 择 信 号 A D DA D D 和

5、 组 别 选 择 信 号和 组 别 选 择 信 号CHOS3.0CHOS3.0，其中，加分选择信号，其中，加分选择信号ADDADD高电平有效，有效时对组别选择高电平有效，有效时对组别选择信号信号CHOS3.0CHOS3.0即第一判别电路模即第一判别电路模块的输出信号块的输出信号Q3.0Q3.0。输出信号分。输出信号分别对应四组参赛者的得分，以百分制别对应四组参赛者的得分，以百分制表示。每组分数在竞赛开场时预设表示。每组分数在竞赛开场时预设100100分，每答对一题即加分选择信分，每答对一题即加分选择信号对相应参赛组有效加号对相应参赛组有效加1010分，答错分，答错不扣分。不扣分。4.2.44.

6、2.4显示电路模块：显示电路模块：显示电路的本质其实就显示电路的本质其实就是一个简单的是一个简单的LEDLED共阴共阴极显示模块的译码器。极显示模块的译码器。7 7段数码管段数码管LEDLED常用的普常用的普通通8 8字型为字型为a b c d e f a b c d e f g p,g p,其中其中P P为小数点，为小数点，共阴共阴LEDLED低电平有效。低电平有效。4.2.54.2.5位选选择电路模块：位选选择电路模块：位选选择电路本质其实就是把位选选择电路本质其实就是把输入的输入的1515个个DIN3.0DIN3.0四位二四位二进制数信号经过位选选择器输进制数信号经过位选选择器输出出shift14.0shift14.0七段数码管位七段数码管位选信号和对应的选信号和对应的bus3.0bus3.0四四位二进制数信号。