latchup和GuardRing学习教案

1、会计学1latchup和和GuardRing第一页，共34页。1 . Alan Hastings著 . 张为 译 . 模拟电路(dinl)版图的艺术.第二版 . 电子工业出版社 . CH13第1页/共33页第二页，共34页。GuardRingLatch-up的防护的防护(fngh)Latch-up原理原理(yunl)分析分析第2页/共33页第三页，共34页。 CMOS电路中在电源电路中在电源VDD和地线和地线GND之间之间由于寄生的由于寄生的PNP和和NPN相互影响可能会产生的相互影响可能会产生的一低阻抗通路，使一低阻抗通路，使VDD和和GND之间产生大电流之间产生大电流，这就称为闩锁效应（，

2、这就称为闩锁效应（latch up）。）。 随着随着(su zhe)IC制造工艺的发展，集成度制造工艺的发展，集成度越来越高，产生越来越高，产生latch up的可能性会越来越高的可能性会越来越高。第3页/共33页第四页，共34页。第4页/共33页第五页，共34页。第5页/共33页第六页，共34页。第6页/共33页第七页，共34页。当无外界干扰未引起触发时，两个当无外界干扰未引起触发时，两个(lin )BJT处于截止状态，处于截止状态，集电极电流是集电极电流是C-B反向漏电流构成，反向漏电流构成，电流增益非常小，电流增益非常小，此时此时latch up不会产生。不会产生。第7页/共33页第八页

3、，共34页。当一个当一个BJT集电极电流受外部干扰集电极电流受外部干扰突然突然(trn)增加到一定值时，增加到一定值时，会反馈至另外一个会反馈至另外一个BJT，从而使两个从而使两个BJT因触发而导通，因触发而导通，VDD至至GND间形成低阻通路，间形成低阻通路，Latch up由此产生。由此产生。第8页/共33页第九页，共34页。产生产生(chnshng)Latch up的具的具体原因体原因11. Latch up产生原因产生原因1芯片一开始工作时芯片一开始工作时VDD变化变化(binhu)导致导致Nwell和和Psub间的寄生电容中产生足够的电流，间的寄生电容中产生足够的电流，当当VDD变化

4、变化(binhu)率大到一定地步率大到一定地步，将会引起将会引起Latch up.第9页/共33页第十页，共34页。产生产生(chnshng)Latch up的的具体原因具体原因22. Latch up产生原因产生原因2当当I/O的信号变换超过的信号变换超过(chogu)VDD-GND的范围时，的范围时，将会有大电流在芯片中产生，将会有大电流在芯片中产生，也会导致也会导致SCR的触发。的触发。第10页/共33页第十一页，共34页。产生产生Latch up的具体的具体(jt)原因原因33. Latch up产生原因产生原因3ESD静电静电(jngdin)加压，加压，可能会从保护电路中引入少量可能

5、会从保护电路中引入少量带电载流子到阱或衬底中，带电载流子到阱或衬底中，也会引起也会引起SCR的触发。的触发。第11页/共33页第十二页，共34页。产生产生Latch up的具体的具体(jt)原原因因44. Latch up产生原因产生原因4当许多驱动器同时动作，当许多驱动器同时动作，负载过大使负载过大使(dsh)VDD或或GND突然变突然变化，也有可能打开化，也有可能打开SCR的一个的一个BJT。第12页/共33页第十三页，共34页。产生产生Latch up的具体的具体(jt)原原因因55. Latch up产生原因产生原因(yunyn)5阱侧面漏电流过大，也有可能会引起闩锁。阱侧面漏电流过大

6、，也有可能会引起闩锁。第13页/共33页第十四页，共34页。产生产生Latch up的具体的具体(jt)原因原因5(2)CE2II漏阱侧面漏电流阱侧面漏电流(dinli)过大，漏电流过大，漏电流(dinli)通过通过Q2流向流向GND,Q2的基区注入电流的基区注入电流222ICEBI则则Q1的的CE电流等于电流等于Q2的基区电流，则的基区电流，则Q1的基区电流的基区电流212121CEBIII 漏则则Q1的的BE结电压结电压112VRBEwellI 漏所以漏电流大过大，会导致寄生所以漏电流大过大，会导致寄生PNP管导通，产生闩锁效应。管导通，产生闩锁效应。第14页/共33页第十五页，共34页。

7、GuardRingLatch-up的防护的防护(fngh)Latch-up原理原理(yunl)分析分析第15页/共33页第十六页，共34页。防止防止(fngzh)闩锁的闩锁的方法方法1防止闩锁的方法防止闩锁的方法1：使用使用(shyng)重掺杂衬底，重掺杂衬底，降低降低Rsub值，值，减小反馈环路增益。减小反馈环路增益。第16页/共33页第十七页，共34页。防止闩锁的方法防止闩锁的方法2：使用轻掺杂外延层，使用轻掺杂外延层，防止侧向漏电流防止侧向漏电流(dinli)从从纵向纵向PNP到低阻衬底到低阻衬底的通路。的通路。防止防止(fngzh)闩锁的闩锁的方法方法2第17页/共33页第十八页，共3

8、4页。防止防止(fngzh)闩锁闩锁的方法的方法32222()(1/)holdcepssbencepsbnsssubcepssubbenVVDDVSSVI RVVIIRI RVVRR增加增加Rs2和和Rw2或者减小或者减小Rw和和Rsub可以可以(ky)增加电路的保持电压。增加电路的保持电压。第18页/共33页第十九页，共34页。防止防止(fngzh)闩锁闩锁的方法的方法3(2)防止闩锁的方法防止闩锁的方法31.使使NMOS和和PMOS保持足够的间距来降低引发保持足够的间距来降低引发SCR的可能。的可能。接触孔和接触孔和Well接触孔应尽量接触孔应尽量(jnling)靠近源区。以降低靠近源区。

9、以降低Rwell和和Rsub的阻的阻值。值。第19页/共33页第二十页，共34页。防止闩锁的方法防止闩锁的方法4：使用使用(shyng)使用使用(shyng)隔离槽隔离槽防止防止(fngzh)闩锁的方闩锁的方法法4第20页/共33页第二十一页，共34页。防止防止(fngzh)闩锁的方法闩锁的方法5（1）保护保护(boh)PMOS保护保护(boh)NMOS第21页/共33页第二十二页，共34页。防止防止(fngzh)闩锁的方法闩锁的方法5（2）防止闩锁的方法防止闩锁的方法5 使用使用Guardring：1.多子多子GuardRing ：P+ Ring环绕环绕NMOS并接并接GND；N+ Ring

10、环接环接PMOS并接并接VDD。使用多子保护环可以降低使用多子保护环可以降低Rwell和和Rsub的阻值，且可以阻止多数载流的阻值，且可以阻止多数载流子到基极。子到基极。2.少子少子GuardRing ：制作制作(zhzu)在在N阱中的阱中的N+ Ring环绕环绕NMOS并接并接VDD；P+Ring环绕环绕PMOS并接并接GND。使用少子保护环可以减少因为少子注入到阱或衬底引发的闩锁。使用少子保护环可以减少因为少子注入到阱或衬底引发的闩锁。第22页/共33页第二十三页，共34页。GuardRingLatch-up的防护的防护(fngh)Latch-up原理原理(yunl)分析分析第23页/共3

11、3页第二十四页，共34页。 出于防止闩锁效应或隔绝噪声的考虑，在出于防止闩锁效应或隔绝噪声的考虑，在Layout设设计中我们经常需要用到保护环。计中我们经常需要用到保护环。 保护环主要分为保护环主要分为2种保护环：种保护环： 1.多数载流子保护环多数载流子保护环 2.少数载流子保护环少数载流子保护环 需要注意需要注意(zh y)的是多数载流子和少数载流子是相的是多数载流子和少数载流子是相对的，比如电子在对的，比如电子在Psub中为少数载流子到了中为少数载流子到了Nwell中就中就是多数载流子。是多数载流子。第24页/共33页第二十五页，共34页。第25页/共33页第二十六页，共34页。使用使用

12、(shyng)GuardRing来隔绝噪声，避免敏感电路受噪声影响。来隔绝噪声，避免敏感电路受噪声影响。第26页/共33页第二十七页，共34页。第27页/共33页第二十八页，共34页。第28页/共33页第二十九页，共34页。单层单层GuardRing单层单层GuardRing由多子保护环构成，由多子保护环构成，N+围绕围绕Nwell内侧，并接内侧，并接VDD构成电子构成电子多子保护环，并起衬底接触作用多子保护环，并起衬底接触作用(zuyng)。P+围绕围绕NMOS，并接，并接GND构成空穴多子构成空穴多子保护环，并起衬底接触作用保护环，并起衬底接触作用(zuyng)。第29页/共33页第三十页

13、，共34页。双层双层GuardRing 双层双层GuardRing由多子保护环核少子保由多子保护环核少子保护环共同构成，护环共同构成， N+围绕围绕Nwell内侧，并接内侧，并接VDD构成电子构成电子多子保护环，并起衬底接触作用。多子保护环，并起衬底接触作用。 P+围绕围绕Nwell外侧，并接外侧，并接GND构成空穴构成空穴(kn xu)保护环，避免保护环，避免PMOS的空穴的空穴(kn xu)注入到注入到NMOS区。区。 P+围绕围绕NMOS，并接，并接GND构成空穴构成空穴(kn xu)多子保护环，并起衬底接触作用。多子保护环，并起衬底接触作用。 N+围绕围绕NMOS，并接，并接VDD构成

14、电子少子构成电子少子保护环，避免保护环，避免NMOS的电子注入到的电子注入到PMOS区。区。第30页/共33页第三十一页，共34页。三层三层GuardRing 双层双层GuardRing由多子保护环核少子由多子保护环核少子(sho z)保护环共同构成，保护环共同构成， N+围绕围绕Nwell内侧，并接内侧，并接VDD构成电子多子保构成电子多子保护环，并起衬底接触作用。护环，并起衬底接触作用。 Nwell围绕围绕Nwell外侧，外侧， P+围绕围绕Nwell外侧，并接外侧，并接GND构成空穴保护环构成空穴保护环，避免，避免PMOS的空穴注入到的空穴注入到NMOS区。区。 P+围绕围绕NMOS，并

15、接，并接GND构成空穴多子保护构成空穴多子保护环，并起衬底接触作用。环，并起衬底接触作用。 Nwell围绕围绕NMOS外侧，外侧， N+围绕围绕NMOS，并接，并接VDD构成电子少子构成电子少子(sho z)保护环，避免保护环，避免NMOS的电子注入到的电子注入到PMOS区。区。第31页/共33页第三十二页，共34页。1.了解闩锁效应的定义及对集成电路的不利影响了解闩锁效应的定义及对集成电路的不利影响(yngxing)。2.熟练掌握画出反相器的寄生熟练掌握画出反相器的寄生SCR结构图结构图3.熟练掌握熟练掌握Latch up效应的产生原因，并根据产生原因分效应的产生原因，并根据产生原因分析析Layout设计中避免设计中避免Latch up的方法。的方法。4.掌握保护环的掌握保护环的Layout结构及使用保护环减小噪声影响结构及使用保护环减小噪声影响(yngxing)的方法。的方法。第32页/共33页第三十三页，共34页。N