数字钟设计与制作(参考新浪)

1、数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高 的准确性和直观性，fl无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和吋序电路。因此，设计与制做数字钟就是为了 了解数字钟的原理，从而学会制作数字钟.而且通过 数字钟的制作进一步的了解在制作屮用到的各种中小规模集成电路的作用及实用方法且由 于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与 时序电路的原理与使用方法.二、设计要求设计指标时间以12小时为一个周期；显示时、分、秒；有校时功能，可以分别对时及分进行单独校时

2、，使其校止到标准时间；水计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； 保证计吋的稳定及准确须由晶体振荡器提供表针时间基准信号。设计要求画出电路原理图；（2）0行装配和调试，并能发现问题和解决问题。编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图1. 数字钟的构成数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。山于计数的起始时 间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。译码驱动洋码驱动校时控制电 路谕路恥电分频器 电 路a）数字钟组

3、成框图i-al.2. 晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768hz的方波信号，可保证 数字钟的走吋准确及稳定。不管是指针式的电/钟还是数字显示的电子钟都使用了晶体振荡 器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用t t l f j电路构成; 另一类是通过cmos非门构成的电路，木次设计采川了后一种。如图（b）所示，由cm os非门u1与晶体、电容和电阻构成晶体振荡器电路,u2实现整形功能,将振荡器输出 的近似丁止弦波的波形转换为鮫理想的方波。输出反馈电阻r i为非门提供偏置，使电路工 作于放人区域，即非门的功能近似于一个高增益的反相放人器。电容c

4、|、c2与晶体构成一 个谐振型网络，完成对振荡频率的控制功能，同时提供了一个1 8 0度相移，从而和非门构 成一个止反馈网络，实现了振荡器的功能。由丁晶体具有较高的频率稳定性及准确性，从而 保证了输出频率的稳定和准确。b） cmos晶体振荡器3. 时间记数电路一般采川1（）进制计数器如74hc290、74hc390等来实现时间计数单元的计数功能。木cr次设计中选择74hc390o由其内部逻辑框图町 知，其为双2-5-10异步计数器,并每一计数 器均有一个异步清零端（高电平有效）。秒个位计数单元为1 0进制计数器，无需 进制转换，只需将qa与c pb （下降沿有效） 相连即可。c pa （下降沿

5、有效）与1 hz秒输入信号相连，qd可作为向上的进位信号与十 位计数单元的c pa相连。秒十位计数单元为6进制计数器，需耍进制转换。将1 0进制计数器转换为6进制计数 器的电路连接方法如图2.4所示，其中qc可作为向上的进位信号与分个位的计数单元的 c p,相连。十进制-六进制转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只 不过分个位计数单元的qd作为向上的进位信号应与分十位计数单元的c p八相连，分十位 计数单元的qc作为向上的进位信号应与吋个位计数单元的c pa相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单 元应为24进制计数器

6、，不是1 0的整数倍，因此需将个位和十位计数单元合并为一个整体 才能进行24进制转换。利用1片7 4 h c 3 9 0实现24进制计数功能的电路如图（d）所 示。（d）二十四进制电路另外，图（d）所示电路中，尚余一2进制计数单元，正好可作为分频器2 hz 输出信号转化为1 hz信号之用。4. 译码驱动及显示单元电路选择74ls47作为显示译码电路；选择l e d数码管作为显示单元电路。由74ls47 把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这甲的led数码管是采 川共阳的方法连接的。计数器实现了对时间的累计并以8421 bcd码的形式输送到74ls47芯片，再山74ls47

7、 芯片把bcd码转变为十进制数码送到数码管屮显示出来。5. 校时电路数字钟应具有分校正和吋校正功能，因此，应截断分个位和吋个位的直接计数通路， 并采用正常计吋信号与校正信号可以随吋切换的电路接入其中。即为用coms与或非门实 现的吋或分校吋电路，ini端与低位的进位信号相连；in2端与校正信号相连，校正信号可 直接取自分频器产生的1hz或2hz （不可太高或太低）信号；输出端则与分或时个位计时输 入端相连。当开关打向上时，因为校止信号和0相与的输出为0,而开关的另一端接高电平, 正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向下时，情况 正好与上述相反，这时校时电路处于校

8、时状态。实际使用时，因为电路开关存在抖动问题，所以一般会接一个rs触发器构成开关消 抖动电路，所以整个较时电路就如图（f）ovdof1|t校正信号（f）带有消抖电路的校正电路*6整点报时电路电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期 间时，发出报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变, 分别为5、9和5,因此可将分计数器卜位的qc和q、个位的q。和q及秒计数器十位的 qc和qa相与，从而产牛报时控制信号。报时电路可选74hc30來构成。74hc30为8输入与非门。说明：当时间在59邠0秒到59分59秒期间

9、时分十位、分个 位畴均保持不变，分别为5, 9和5； bit,可以将分it数尉俭的qc和qa,个诙qd和qa#秒计数器十位的qc和qa相与，从而产腳时控®信号。四、元器件1. 四连而包板1块2. 共阳七段数码管6个3 .网络线2米/人4. 74ls47集成块6块5. cd4060集成块1块6. 74hc390集成块3块7. 74hc51集成块1块8. 74hc00集成块2块9. 74ls08集成块1块10. 10mq电阻5个11. 300q电阻6个12. 30p电容2个13. 32.768k时钟晶体1个芯片连接图d74hc00dv* 46 4am » 3ye>2) 7

10、4ls08vcc64a4y414131211-mpi mb1a2y2gno3) 74hc390doutputs2 outputvcc 2a clear 2qa 2b 2qb 2oc 2oq161514131211 i 109a cleah bqft a °b °c °d1a110aclfar output1b10b 1qcgndoutputs4) 74hc51dvccciel01d141312iig464) cd4060xyyscd4060bcvdd q1008 q9 reset 01 po 如rfs£t一。rivxu5)74ls746)74ls47ou

11、tputs161514131211109cccc0-厂 11234567i8vcc f g a bi c lamp bp rbo rbi.j) - a . gndinputs "stinputs<當0卜 wq<9ywqfunction tabledecimal orfunctioninputsbi.-rbo (note 1)outputsnotoltrbidcbaabcdqfg0hhllllhllllllh1hxlllhhhllhhhh2hxllhlhllhllhl3hxllhhhllllhhl4hxlhllhhllhhll5hxlhlhhlhllhll6hxlhhlhh

12、hlllll7hxlhhhhlllhhhh(note 2)8hxhlllhlllllll9hxhllhhlllhhll10hxhlhlhhhhllhl11hxhlhhhhhllhhl12hxhhllhhlhhhll13hxhhlhhlhhlhll14hxhhhlhhhhllll15hxhhhhhhhhhhhhblxxxxxxlhhhhhhh(not© ；rbihllllllhhhhhhh(note 4)ltlxxxxxhlllllll(hot© :highl-lowlqtox - doni caignote 1: bi/rbo b a wirand logic seeing

13、 as uanmrq hpil 回)arditir rpp-mailchgoutput (rbo).note 2: ths bhnkiog input (bl) must te open or held al a high logic levd *afien output lunctonrs 0 vwoui 15are deelred rhe nppbhnking irpul (rbi» must be ope nor l«gh if uankjrx a a decimal zero is not desired2.面包板的介绍ooooo ooooo ooooo ooooo

14、 ooooo00-0000-0-0-000<x>00 ooooo ooooo ooooc ooooo面包板一块总共山五部分组成，一竖以横，面包板本身就是一种免焊电板。 而包板的样式是：q1jill iii0si nht1 1 >'1而包板的注意事项：1. 而包板旁-般附有香蕉插座，用来输入电压、信号及接地。2. 上图中连着的黑线表示插孔是相通的。3. 拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不耍跨越元件。4. 血包板使用久后，有时插孔间连接铜线会发牛脱落现彖，此时要将此排插孔做记号。 并不再使用。五、各功能块电路图数字钟从原理上讲是一种典型的数字电路，可以

15、山许多中小规模集成电路组成，所以可 以分成许多独立的电路。（一）六进制电路由74hc390、7400、数码管与74ls47组成，电路如图一。101eui02-ribseven_seg_c0m_kiolqi04-r（二）十进制电路101-ibseven_seg_com_kmoaw仿真側由74hc390、7400、数码管与74ls47组成，电路如图二。（三）六十进制电路由两个数码管、两74ls47. 一个74hc390与一个7400芯片组成，电路如图三。74hcood74hc00dvcc5vu7b2oe2qc74hc390du7aioc2 hz 5v»qo»clr74hc39o

16、du74ls47>clr 200daoaoadodcocdooooeof*biogit74ls47daoaobdodcocdooooe-blof*818*ltisa b c d t r gsevfo（四）双六十进制电路由2个六十进制连接而成，把分个位的输入信号与秒十位的qc相连，使其产牛进位。（五）时间计数电路l+l 1个二十四进制电路、2个六十进制电路组成，因上血已有一个双六十电路，只耍把它与 二十四进制电路相连即可，详细电路见图五。5v（六）校正电路i+174hc51d、74hc00d与电阻组成，校止电路有分校止和时校止两部分，电路如图六。号算r1vtvi1小时校正电路0moeoke

17、y=a甩1wv-1 lohfchm施信号置j274hc00diofiwyhi1rom wv- 1omohn匪卜时。121374hg90d74hc00d74kd0du3b12a时瞬器1052匚灵74hc00du2b分橄器4 fx 61065厂朋74hc00d74hc51d图中采用基本rs触发器构成开关消帕醐 曲序怦嫌 74hc00；对j1利2,因碱1e 信号与0相与划.而联的另电平，正wa信号可哪»1:彌i故咖 于正常讨耐状态，当开却向上时，情况正好与一姗 分（七）晶体振荡电路由晶体为2个30pf电容、1个4060、一个10兆的电阻组成，芯片3脚输出2hz的方波信号，电路如图七。x1t

18、fr145-32.768khzr1-wv10mohmc2 z= 30pfu210rtcrs9ctc一03047mr5054606_071408131509011012201334060bp2hz输出（八）整点报时电路由74hc30d和蜂鸣器组成,当时间在59:50到59:59时,蜂鸣报时，电路如图八。说明：当时昵 59邠0秒到59邠9秒期间时分十位、分个 炳秒片位均保持不变 分别为5, 9和5； elfc可以将分if数辭样啲qc和qa,个&的jd和qa）秒计数器十位的qc和qa相与，从而产却时控制信号。1015v六、总接线元件布局简图整个数字钟市时间计数电路、晶休振荡电路、校正电路、整点报时电路组成。其中以校正电路代替时间计数电路中的时、分、秒之间的述位，当校时电路处于正常 输入信号时，时i&#