数字图像声纳的数据采集与处理系统

1、.数字图像声纳的数据采集与处理系统  摘  要：对新型数字图像声纳系统中的高速多通道数据采集与信号处理部分的硬件设计和工作原理进行了论述。简述了数字成像声纳的工作原理，并提出了与成像声纳工作方式相适应的数据采集、缓存、传输和处理方案。详细讨论了多通道并行数据采集、缓存的机制，以及利用光纤进行远距离高速数据传输的实现方法和基于TMS320C6701的高速数字信号处理机的硬件设计和任务分配方法。关键词：图像声纳；数据采集；光纤传输；数字信号处理器 近年来随着海洋开发和水下探测技术的发展，高分辨率成像声纳的研究越来越受到重视。数字成像声纳由于具有工作稳定可靠、调试方便并可实现全程

2、数字聚焦等优点成为近年来图像声纳领域研究的重点。在数字图像声纳系统中，基阵信号的数据采集、传输与数字波束形成器是其最核心的组成部分。由于图像声纳阵元数多，工作频率高，采集的数据量庞大，并且图像声纳的工作方式要求实时成像和刷新，可供处理的时间很短，这些对数据采集、存储、传输以及实时处理等都提出了很高的要求。1高速多通道数据采集与传输    11    在用数字方法实现延迟时，延迟时间只能是采样间隔的整数倍，即    其中：k为整数；x为空间采样间隔。由于成像声纳要求达到的最小波束宽度为08°，取声

3、速c1 500 ms，依照上式计算可得到要求的采集系统采样率为5 Msps。    声成像系统采用十字阵，可以在一个时间片（距离）上成出二维的像（利用水平和垂直两个线阵的波束形成的结果进行合成）。其结构（如图2所示）分为水下分机和水上分机两部分。水下分机完成基阵信号调理、数据采集、缓存和传输等功能，水上分机接收水下分机传输的数据然后进行数字波束形成等处理，并将结果显示或存储。    12数据采集和缓存数据采集与缓存部分结构框图见图3。图像声纳基阵输出的微弱模拟信号经过前置放大器放大后进入采集系统，先经过信号调理电路进行信号的放大、滤波

4、，使信号带宽限制在需要的范围内，并使信号的的幅度与ADC的量程相匹配。经过以上处理后，信号被送入采样保持器进行采样，然后被模数转换器量化；量化后的数据送入存储器缓存以供处理。本文的采集系统中信号调理电路框图见图4。为了抑制脉冲发射后的强混响并对传播损失进行补偿，在信号调理电路中加入了一级可变增益放大器进行时间增益控制，其有效增益控制范围约40dB。为了有效地去除各种干扰（如环境噪声干扰、低频电噪声等），在放大器后插入了中心频率为300kHz的带通滤波器，这个滤波器兼有抗混迭滤波器的功能。由于ADC的输入量程与滤波器输出的信号不匹配，采用一个缓冲放大器以产生必要的增益和偏置。图像声纳应当具有近似

5、于视频（videolike）的成像效果，这就要求信号的采集、传输和处理是无缝连接的，即采集好的数据应当在下一个数据到来之前就传输到信号处理器中进行处理。但是由于本系统采样率高达5 Msps，并且通道数有81个之多，如果连续采集，那么每秒需要传输和处理的数据量将达到400 Mwords，这样的数据吞吐量是难以承受的，事实上也是不必要的。经过分析决定采用批处理的方案，即每次发射后采集整个量程范围（约20 m）内的回波数据并进行缓存，待全部采集完毕后进行数据的传输，由于采用高速光纤数据传输系统，数据传输率达400 Mbps，每次采集的数据可在420 ms内传输完毕。水上分机接收数据采用DMA方式，传

6、输时不占用处理器资源，这样接收数据的同时，处理器仍可以对当前的数据进行波束形成等处理。为适应上述工作方式，决定采用单块数据缓冲区方式2，每个通道设置一个数据缓冲区，以容纳单次发射后采集的数据；数据缓冲区全满时，启动数据传输任务，待全部数据传输完毕，再启动下次发射和采集。为了简化设计并提高系统的可靠性和可维护性，数据的采集和缓存电路采用模块化结构，其结构如图5所示。每4个通道共用一片SRAM作为数据缓冲区，采集时，先将各通道的数据锁存，在数据采集的间歇内，将4个通道采集的数据依次存入SRAM中；采集完毕后，从缓冲区中将各个通道的数据按一定的顺序读出传输。以上采集、缓存和数据传输的控制时序等全部由

7、主控板上的FPGA产生。    13光纤数据传输图像声纳对数据传输的速率要求很高。由于采集系统位于水下，数据要传输到水上需经过较长距离，因而只能采用串行数据传输方式。由于光纤数据传输具有传输速率高、抗干扰能力强以及接口比较简单、成本较低的优点，因而决定采用光纤进行数据传输。本文的图像声纳中采用HOTLink串行数据传输ASICCY7B9239333进行设计，实现了高达400Mbps的可靠数据传输。7B923933是专门用于进行高速点对点串行数据通信的通信接口芯片，可以方便地构成高速串行收发链路。在7B923中，宽度为8 bits的用户数据或命令送入发射模块中进行8

8、B10B编码，然后在移位寄存器中形成串行数据流，最后送往PECL电平驱动器中输出。在接收端（7B933），串行比特流进入差分线路接收器，利用其片内的锁相环时钟同步器恢复出位时钟，根据这个位时钟重建数据，进行串并转换、译码，最终恢复出发送端的并行数据来。水下分机的光纤数据发送电路如图6所示。先进行数据格式的转换，将采集系统输出12 bit位宽的数据锁存，然后分成两个Byte分别送到7B923的数据总线上，同时由FPGA产生相应的发送控制逻辑，串行比特流就从ECL电平驱动器输出。输出信号经过光纤收发器件HFBR5302变换成电信号驱动光纤，从而实现了数据的发送。与此对应，在水上分机的数据接收电路中

9、，光模块将光纤信号转换成ECL电平，送入7B933中解码，输出的数据重新合并后送入信号处理系统中进行存储或处理。2高速数字信号处理系统    21系统硬件结构图像声纳要求实时成像并显示，数据吞吐量大，对处理系统的运算性能和总线速度有很高要求。TI公司的TMS320C67014是一种高性能浮点DSP，其指令周期为6 ns（167 MHz），运算能力为1GFLOPS，硬件支持IEEE单精度和双精度浮点指令，用它作为图像系统的数字信号处理器可以满足对处理能力的要求。以TMS320C6701构成的数字信号处理板框图见图7。信号处理板采用PCI插卡的形式，主机可以通过PCI

10、HPI接口访问DSP的内部寄存器和各种外设5，从而实现DSP程序的加载、调试等操作，也可采用DMA方式通过PCIEDIF接口实现对DSP外部存储器的高速读写操作。DSP工作频率为167MHz，板载128 K×32 SBSRAM和4 M×32SDSRAM作为DSP的外部存储器。光纤接收到的数据先在FIFO中缓存，然后以DMA方式存储到大容量SDRAM中，进行后续的信号处理。    22数据存储和处理的并行实现每次采集的回波信号数据量较大，全部传输完毕约需420 ms。如果采用通常的串行处理方法，即数据传输结束后再进行处理，则会大大增加整个采集与处

11、理过程耗费的时间。为了实现实时成像，必须使数据的传输、存储和处理过程形成流水线并行操作6。如图8所示，水下分机传来的数据经解码后合并为32 bit位宽，然后写入FIFO中，与此同时DSP正在处理以前传来的数据。当接收FIFO半满后，向DSP发出中断，相应的中断服务程序以DMA方式将FIFO中的数据传输到外部存储器中，然后返回主处理程序，这样循环进行下去直至全部任务结束。采用这样的流水线方式进行数据存储与处理，充分利用了DSP的总线带宽和处理能力。只要每批数据所需的处理时间TP与中断服务程序耗费时间TS的总和不大于数据传输的时间TR，就可以实现数据的实时存储和处理。由于采用DMA方式进行数据传输，因而中断服务程序实际完成的任务只是初始化DMA控制器，