组合逻辑电路课件学习教案

1、会计学1组合组合(zh)逻辑电路课件逻辑电路课件第一页，共104页。2021-12-132CMOS门的特点？门的特点？CMOS门使用时要特别注意什么？门使用时要特别注意什么？TTL门使用时要特别注意什么？门使用时要特别注意什么？CMOS门和门和TTL门的接口电路门的接口电路(dinl)要考虑哪两个问要考虑哪两个问题？题？第二章第二章 门电路门电路(dinl)的学习重点是什么？的学习重点是什么？第1页/共104页第二页，共104页。2021-12-133数字电路分类(fn li)：组合逻辑电路和时序逻辑电路。组合逻辑电路: 任意时刻的输出仅仅取决于当时的输入信号，而与电路原来的状态无关。 本章内

2、容提要小规模集成电路(SSI)构成组合逻辑(lu j)电路的一般分析方法和设计方法。常用组合逻辑(lu j)电路的基本工作原理及常用中规模集成（MSI）组合逻辑(lu j)电路的逻辑(lu j)功能、使用方法和应用举例。第2页/共104页第三页，共104页。2021-12-1341. 分析的主要步骤如下： (1)由逻辑(lu j)图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑(lu j)功能。小规模集成电路是指每片在十个门以下的集成芯片。所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。第3页/共104页第四页，共104页。2021-12-135例3-1

3、 试分析(fnx)图3-1所示电路的逻辑功能。解：第一步：由逻辑图可以(ky)写输出F的逻辑表达式为： 图3-1 例3-1逻辑电路图BCACABF第4页/共104页第五页，共104页。2021-12-136 第二步：可变换(binhun)为 F = AB+AC+BC 第三步：列出真值表如表3-1所示。F表3-1 例3-1真值表 第四步：确定电路的逻辑功能。 由真值表可知，三个变量输入，只有两个及两个以上变量取值为1时，输出(shch)才为1。可见电路可实现多数表决逻辑功能。BCACABF第5页/共104页第六页，共104页。2021-12-137第6页/共104页第七页，共104页。2021-

4、12-138SBABABABABAABBABAABBABABFAFFF)(1132ABABFC1第7页/共104页第八页，共104页。2021-12-139表3-2 例3-2真值表该电路实现两个一位二进制数相加的功能。S是它们的和，C是向高位(o wi)的进位。由于这一加法器电路没有考虑低位的进位，所以称该电路为半加器。根据S和C的表达式，将原电路图改画成图3-2（b）所示的逻辑图。图3-2（b）逻辑图第8页/共104页第九页，共104页。2021-12-1310.组合(zh)逻辑电路的设计步骤： (1)分析设计要求，设置输入输出变量并逻辑赋值； (2)列真值表； (3)写出逻辑表达式，并化简

5、； (4)画逻辑电路图。与分析过程相反，组合逻辑电路的设计是根据给定的实际(shj)逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。第9页/共104页第十页，共104页。2021-12-13112. 组合(zh)逻辑电路设计方法举例。 例3-3 一火灾报警系统，设有烟感、温感和红外光感三种类型的火灾探测器。为了防止误报警，只有(zhyu)当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。解：(1)分析(fnx)设计要求，设输入输出变量并逻辑赋值； 输入变量：烟感A 、温感B，红外线光感C； 输出变量：报警控制信号Y。 逻辑赋值：用1

6、表示肯定，用0表示否定。第10页/共104页第十一页，共104页。2021-12-1312 (2)列真值表； 把逻辑关系转换成数字(shz)表示形式； (3) 由真值表写逻辑(lu j)表达式，并化简； 化简得最简式：第11页/共104页第十二页，共104页。2021-12-1313图3-3 例3-3的逻辑电路(lu j din l)图 (4) 画逻辑电路图： 用与非门实现，其逻辑图与例3-1相同。 如果作以下(yxi)变换： 用一个与或非门加一个非门就可以实现(shxin)， 其逻辑电路图如图3-3所示。第12页/共104页第十三页，共104页。2021-12-1314第13页/共104页第

7、十四页，共104页。2021-12-1315人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字(shz)系统当中。为了方便使用，各厂家已经把这些逻辑电路制造成中规模集成的组合逻辑电路产品。比较(bjio)常用的有编码器、译码器、数据选择器、加法器和数值比较(bjio)器等等。下面分别进行介绍。 第14页/共104页第十五页，共104页。2021-12-1316生活中常用十进制数及文字(wnz)、符号等表示事物。数字电路只能以二进制信号(xnho)工作。用二进制代码表示文字、符号(fho)或者数码等特定对象的过程，称为编码。实现编码的

8、逻辑电路，称为编码器。编码器译码器第15页/共104页第十六页，共104页。2021-12-1317对M个信号编码(bin m)时，应如何确定位数N？ N位二进制代码可以表示多少个信号？ 例：对101键盘编码(bin m)时，采用几位二进制代码？编码原则：N位二进制代码可以表示2N个信号(xnho)，则对M个信号(xnho)编码时，应由2N M来确定位数N。例：对101键盘编码时，采用了7位二进制代码ASC码。27128101。目前经常使用的编码器有普通编码器和优先编码器两种。 第16页/共104页第十七页，共104页。2021-12-1318定义：任何时刻只允许输入一个有效编码请求(qngq

9、i)信号，否则输出将发生混乱。 举例：以一个三位二进制普通编码器为例，说明普通编码器的工作原理。 图3-4 普通(ptng)编码器的方框图输入：八个信号（对象）I0I7 （二值量）八个病房呼叫请求输出：三位二进制代码Y2Y1Y0称八线三线编码器对病房编码第17页/共104页第十八页，共104页。2021-12-1319 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0 表3-4 编码器输入输出的对应(duyng)关系设输入信号为1表示对该输入进行(jnxng)编码。任何时刻只允许输入一个编码(bin m)请求表达式、电路图？其它输入取值组合不允许出现，为无关项。第18页/共104页第

10、十九页，共104页。2021-12-1320 在优先编码器中，允许同时输入两个以上的有效编码请求信号。当几个(j )输入信号同时出现时，只对其中优先权最高的一个进行编码。优先级别的高低由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先权。第19页/共104页第二十页，共104页。2021-12-1321表3-5 74LS148电路(dinl)的功能表例：八线三线(sn xin)优先编码器74LS148 第20页/共104页第二十一页，共104页。2021-12-1322 74LS148的逻辑功能描述： (1) 编码输入端：逻辑符号输入端 上面均有“”号，这表示编码输入低电平有效。I0

11、I7低电平有效(yuxio)允许编码，但无有效编码请求优先权最高第21页/共104页第二十二页，共104页。2021-12-1323(2) 编码输出端 ：从功能表可以看出，74LS148编码器的编码输出是反码。Y2、Y1、Y0 第22页/共104页第二十三页，共104页。2021-12-1324 （3） 选通输入端：只有在 = 0时，编码器才处于工作状态；而在 = 1时，编码器处于禁止状态，所有输出端均被封锁为高电平。SS禁止状态工作(gngzu)状态第23页/共104页第二十四页，共104页。2021-12-1325允许编码，但无有效编码请求正在优先编码（4）选通输出端YS和扩展输出端YEX

12、：为扩展编码器功能而设置。第24页/共104页第二十五页，共104页。2021-12-1326图3-5 74LS148的逻辑(lu j)符号 以上通过对74LS148编码器逻辑功能的分析，介绍了通过MSI器件逻辑功能表了解(lioji)集成器件功能的方法。要求初步(chb)具备查阅器件手册的能力。不要求背74LS148的功能表。第25页/共104页第二十六页，共104页。2021-12-1327图3-6 用74LS148接成的16线4线优先(yuxin)编码器 优先权最高(2)片无有效编码请求时才允许(1)片编码编码输出的最高位编码输出为原码第26页/共104页第二十七页，共104页。2021

13、-12-1328 第27页/共104页第二十八页，共104页。2021-12-1329译码： 编码的逆过程，将编码时赋予(fy)代码的特定含义“翻译”出来。 译码器： 实现译码功能的电路。常用(chn yn)的译码器有二进制译码器、二-十进制译码器和显示译码器等。二进制代码原来信息编码对象编码译码第28页/共104页第二十九页，共104页。2021-12-1330图3-7 三位二进制译码器的方框图输入：二进制代码（N位），输出：2N个，每个输出仅包含(bohn)一个最小项。输入是三位二进制代码、有八种状态，八个输出(shch)端分别对应其中一种输入状态。因此，又把三位二进制译码器称为3线8线译

14、码器。第29页/共104页第三十页，共104页。2021-12-13311. 74LS138的逻辑(lu j)功能内部(nib)电路图负逻辑(lu j)与非门译码输入端 S为控制端（又称使能端） S=1 译码工作 S=0 禁止译码， 输出全1 1 321SSSS输出端)7, 2 , 1 , 0(imSYii为便于理解功能而分析内部电路第30页/共104页第三十一页，共104页。2021-12-1332表3-6 74LS138的功能表译中为0高电平有效低电平有效禁止译码译码工作第31页/共104页第三十二页，共104页。2021-12-1333图3-8 74LS138的逻辑(lu j)符号低电平

15、有效输出三位二进制代码使能端第32页/共104页第三十三页，共104页。2021-12-133474LS138的逻辑功能 三个译码输入端（又称地址输入端）A2、A1、A0，八个译码输出端 ，以及三个控制端（又称使能端） 、 、 。 、 ， 是译码器的控制输入端，当 = 1、 + = 0 (即 = 1, 和 均为0)时，GS输出为高电平，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。S1S2S1S2S3S1S2S3S1S3S2Y0Y7S3321SSSS第33页/共104页第三十四页，共104页。2021-12-1335 当译码器处于(chy)工作状态时，每输入一个二进制代码

16、将使对应的一个输出端为低电平，而其它输出端均为高电平。也可以说对应的输出端被“译中”。 74LS138输出端被“译中”时为低电平，所以其逻辑符号中每个输出端 上方均有“”符号。 Y0Y7)7, 2 , 1 , 0(imSYii第34页/共104页第三十五页，共104页。2021-12-1336 2. 应用举例 (1)功能扩展(利用(lyng)使能端实现) 图3-9 用两片74LS138译码器构成(guchng)4线16线译码器A3 =0时，片时，片工作工作(gngzu)，片，片禁止禁止 A3 =1时，片禁止，片工作扩展位控制使能端第35页/共104页第三十六页，共104页。2021-12-13

17、37(2) 实现(shxin)组合逻辑函数F（A，B，C） )7, 2 , 1 , 0, 1(iSmmSYiii)70(),(imCBAFi比较以上两式可知，把3线8线译码器74LS138地址输入端（A2A1A0）作为逻辑函数的输入变量（ABC），译码器的每个输出端Yi都与某一个最小项mi相对应，加上适当的门电路，就可以利用译码器实现组合逻辑函数。第36页/共104页第三十七页，共104页。2021-12-1338例3-4 试用74LS138译码器实现逻辑(lu j)函数：解：因为(yn wi)7 , 6 , 5 , 3 , 1 (),(mCBAF765317653176531mmmmm)7

18、, 6 , 5 , 3 , 1 (),(YYYYYmmmmmmCBAF)7, 2 , 1 , 0(imYii则第37页/共104页第三十八页，共104页。2021-12-1339 因此，正确连接控制输入端使译码器处于工作状态，将 、 、 、 、经一个与非门输出，A2、A1、A0分别作为输入变量A、B、C，就可实现组合逻辑函数。 Y1YYYY76531)7 , 6 , 5 , 3 , 1 (),(YYYYYmCBAF图3-10例3-4电路图第38页/共104页第三十九页，共104页。2021-12-1340二十进制译码器的逻辑功能(gngnng)是将输入的BCD码译成十个输出信号。图3-11 二

19、十进制译码器74LS42的逻辑(lu j)符号第39页/共104页第四十页，共104页。2021-12-1341表3-7 二-十进制译码器74LS42的功能表译中为0拒绝伪码第40页/共104页第四十一页，共104页。2021-12-1342第41页/共104页第四十二页，共104页。2021-12-1343在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果，另一方面用于监视数字系统的工作情况。数字显示电路是数字设备不可缺少(qusho)的部分。数字显示电路通常由显示译码器、驱动器和显示器等部分组成，如图3-12所示。 第42页/共104页第四十

20、三页，共104页。2021-12-1344图3-12 数字显示(xinsh)电路的组成方框图 1. 数字显示器件 数字显示器件是用来显示数字、文字或者符号的器件，常见(chn jin)的有辉光数码管、荧光数码管、液晶显示器、发光二极管数码管、场致发光数字板、等离子体显示板等等。本书主要讨论发光二极管数码管。 第43页/共104页第四十四页，共104页。2021-12-1345 （1）发光(f un)二极管（LED）及其驱动方式 LED具有许多优点，它不仅有工作电压低(1.53V)、体积小、寿命长、可靠性高等优点，而且响应速度快(100ns)、亮度比较高。一般LED的工作电流选在510mA，但不

21、允许(ynx)超过最大值（通常为50mA）。 LED可以直接由门电路驱动。 第44页/共104页第四十五页，共104页。2021-12-1346 图（a）是输出为低电平时，LED发光，称为低电平驱动； 图（b）是输出为高电平时，LED发光，称为高电平驱动；采用高电平驱动方式(fngsh)的TTL门最好选用OC门。 图3-13 门电路驱动(q dn)LED(a) 低电平驱动(q dn) (b) 高电平驱动(q dn)mAVVFDIVVR10255R为限流电阻第45页/共104页第四十六页，共104页。2021-12-1347图3-14 七段显示(xinsh)LED数码管(a) 外形图 (b) 共

22、阴型 (c) 共阳型 (2) LED数码管LED数码管又称为半导体数码管，它是由多个(du )LED按分段式封装制成的。LED数码管有两种形式：共阴型和共阳型。公共(gnggng)阴极公共阳极高电平驱动低电平驱动第46页/共104页第四十七页，共104页。2021-12-1348图3-15 七段数码管字形(z xn)显示方式2七段显示(xinsh)译码器 （1）七段字形显示方式LED数码管通常(tngchng)采用图3-15所示的七段字形显示方式来表示0-9十个数字。第47页/共104页第四十八页，共104页。2021-12-1349图3-16 74LS49的逻辑(lu j)符号 （2）七段显

23、示(xinsh)译码器灭灯控制(kngzh)端8421BCD码七段代码 七段显示器译码器把输入的BCD码，翻译成驱动七段LED数码管各对应段所需的电平。74LS49是一种七段显示译码器。第48页/共104页第四十九页，共104页。2021-12-1350表3-8 74LS49的功能表8421BCD码禁止码灭灯状态(zhungti)第49页/共104页第五十页，共104页。2021-12-1351译码输入(shr)端：D、C、B、A，为8421BCD码；七段代码输出端：abcdefg，某段输出为高电平时该段点亮，用以驱动高电平有效的七段显示LED数码管； 灭灯控制端：IB ，当IB = 1时，译

24、码器处于正常译码工作状态；若IB = 0，不管D、C、B、A输入什么信号，译码器各输出端均为低电平，处于灭灯状态。利用IB信号，可以控制数码管按照(nzho)要求处于显示或者灭灯状态，如闪烁、熄灭首尾部多余的0等。第50页/共104页第五十一页，共104页。2021-12-1352图3-17 74LS49驱动(q dn)LED数码管电路 图3-17是一个用七段显示译码器74LS49驱动(q dn)共阴型LED数码管的实用电路。第51页/共104页第五十二页，共104页。2021-12-1353 第52页/共104页第五十三页，共104页。2021-12-1354在多路数据传送过程中，能够根据需

25、要将其中任意一路挑选出来的电路，叫做数据选择器，也称为多路选择器,其作用相当于多路开关(kigun)。常见的数据选择器有四选一、八选一、十六选一电路。 第53页/共104页第五十四页，共104页。2021-12-1355 (1) 四选一数据(shj)选择器的逻辑电路图图3-18 四选一数据(shj)选择器电路地址输入端控制输入端数据输入端输出端)(),(3322110001DmDmDmDmSAAY第54页/共104页第五十五页，共104页。2021-12-1356表3-9 四选一数据(shj)选择器的功能表输 入输 出S A1 A0Y0 01 0 0D01 0 1D11 1 0D21 1 1D

26、33001),(iiiDmSAAY)(),(3322110001DmDmDmDmSAAY第55页/共104页第五十六页，共104页。2021-12-1357三个地址输入端A2、A1、A0，八个数据输入端D0D7，两个互补输出的数据输出端Y和Y，一个控制输入端S。图3-19 74LS151的逻辑(lu j)符号 第56页/共104页第五十七页，共104页。2021-12-1358 表3-10 74LS151的功能表 禁止状态 工作状态 第57页/共104页第五十八页，共104页。2021-12-13591. 功能扩展(kuzhn) 用两片八选一数据选择器74LS151，可以构成十六选一数据选择器

27、。试回忆用两片38线译码器74LS138实现(shxin)416线译码器的方法。利用使能端（控制端）。第58页/共104页第五十九页，共104页。2021-12-1360图3-20 用74LS151构成(guchng)十六选一数据选择器 扩展位接控制端A3 =1时，片时，片禁止禁止(jnzh)，片片工作工作A3 =0时，片时，片工作工作(gngzu)，片片禁止禁止 输出需适当处理（该例接或门） 第59页/共104页第六十页，共104页。2021-12-1361)70(),(imCBAFi比较(bjio)可知，表达式中都有最小项mi，利用数据选择器可以实现各种组合逻辑函数。3001),(iiiD

28、mAAY70012),(iiiDmAAAY组合(zh)逻辑函数8选14选1第60页/共104页第六十一页，共104页。2021-12-1362例3-5 试用(shyng)八选一电路实现 解：将A、B、C分别从A2、A1、A0输入(shr)，作为输入(shr)变量，把Y端作为输出F。因为逻辑表达式中的各乘积项均为最小项，所以可以改写为ABCCBABCACBAF7530),(mmmmCBAF根据(gnj)八选一数据选择器的功能，令第61页/共104页第六十二页，共104页。2021-12-1363具体(jt)电路见图3-21： 图3-21 例3-5电路图D0 = D3 =D5 =D7 =1D1 =

29、 D2 =D4 =D6 =0S0第62页/共104页第六十三页，共104页。2021-12-1364A B CF0 0 010 0 100 1 000 1 111 0 001 0 111 1 001 1 11真值表对照(duzho)法注意(zh y)变量高低位顺序！第63页/共104页第六十四页，共104页。2021-12-1365表3-11 例3-6的真值表A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11第64页/共104页第六十五页，共104页。2021-12-1366 在八选一电路(dinl)中，将A、B、C从A2、A1、A0

30、输入，令 7653),(mmmmCBAFD3 = D5 =D6 =D7 =1D0 = D1 =D2 =D4 =0S0FY则可实现三变量多数表决电路，具体电路图请读者(dzh)自行画出。则第65页/共104页第六十六页，共104页。2021-12-1367思考：若用8选1实现4变量的函数，或者用4选1实现3变量的函数，即地址(dzh)输入端的个数比变量个数小1，如何实现？如：A B CF0 0 010 0 100 1 000 1 111 0 001 0 111 1 001 1 11输 入输 出S A1 A0Y0 01 0 0D01 0 1D11 1 0D21 1 1D3第66页/共104页第六十

31、七页，共104页。2021-12-1368算术运算是数字系统的基本功能，更是计算机中不可缺少(qusho)的组成单元。本节介绍实现加法运算的逻辑电路。全加器本章的3.1节讨论过半(gubn)加器电路，它是不考虑低位进位的加法器。全加器能把本位两个加数An 、 Bn 和来自低位的进位Cn-1三者相加，得到求和结果Sn 和该位的进位信号Cn 。第67页/共104页第六十八页，共104页。2021-12-1369 表3-12 全加器 的真值表Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn Cn-1由

32、真值表写最小项之和式，再稍加变换(binhun)得：1111111)()(nnnnnnnnnnnnnnnnnnnnnnCBACBACBACBACBACBACBAS第68页/共104页第六十九页，共104页。2021-12-1370nnnnnnnnnnnnnnBACBABACBACBAC111)(Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn Cn-1由真值表写最小项之和式，再稍加变换(binhun)得：第69页/共104页第七十页，共104页。2021-12-1371 图3-22 全加器（a）

33、电路图 （b）逻辑(lu j)符号1nnnnCBASnnnnnnBACBAC1)(由表达式得逻辑图：第70页/共104页第七十一页，共104页。2021-12-137274LS283电路是一个四位(s wi)加法器电路，可实现两个四位(s wi)二进制数的相加，其逻辑符号如图3-23所示。 全加器可以实现两个(lin )一位二进制数的相加，要实现多位二进制数的相加，可选用多位加法器电路。第71页/共104页第七十二页，共104页。2021-12-1373图3-23 74LS283电路的逻辑(lu j)符号CI是低位的进位，是低位的进位，CO是向高位是向高位(o wi)的进位，的进位，A3A2A

34、1A0和和B3B2B1B0是两个二进制待加数，是两个二进制待加数，S3、S2、S1、S0是对应各位的和。是对应各位的和。 第72页/共104页第七十三页，共104页。2021-12-1374多位加法器除了可以实现加法运算功能之外，还可以实现组合(zh)逻辑电路。图3-24 由74LS283构成的代码转换(zhunhun)电路8421BCD码0011余3码例：将8421BCD码转换成余3码。余3码8421BCD码3(即0011)第73页/共104页第七十四页，共104页。2021-12-1375 数值(shz)比较器：能够比较数字大小的电路。 1.两个一位数A和B相比较的情况： (1)AB：只有

35、当A=1、B=0时，AB才为真； (2)AB：只有当A=0、B=1时，AB才为真； (3)A = B：只有当A=B=0或A=B=1时，A = B才为真。 ABYABYABYA=B00001010101010011001第74页/共104页第七十五页，共104页。2021-12-1376图3-25 74LS85的逻辑(lu j)符号如果(rgu)要比较两个多位二进制数A和B的大小？必须从高向低逐位进行(jnxng)比较。 2. 四位数值比较器74LS85级联输入 便于功能扩展 第75页/共104页第七十六页，共104页。2021-12-1377输 入级 联 输 入输 出A3，B3A2，B2A1，

36、B1A0，B0IABIAB IA = BFABFABFA = B 1 0 1 0 0 0 1 0 1 0A3 = B31 0 1 0 0A3 = B30 1 0 1 0A3 = B3A2 = B21 0 1 0 0A3 = B3A2 = B20 1 0 1 0A3 = B3A2 = B2A1 = B11 0 1 0 0A3 = B3A2 = B2A1 = B10 1 0 1 0A3 = B3A2 = B2A1 = B1A0 = B01 0 0 1 0 0A3 = B3A2 = B2A1 = B1A0 = B00 1 0 0 1 0A3 = B3A2 = B2A1 = B1A0 = B00 0

37、1 0 0 1A3 = B3A2 = B2A1 = B1A0 = B0 1 0 0 1第76页/共104页第七十七页，共104页。2021-12-1378 3. 部分常用的MSI组合(zh)逻辑电路的型号、名称和主要功能表表2-14第77页/共104页第七十八页，共104页。2021-12-1379型 号名 称主 要 功 能74LS14710线-4线优先编码器 74LS1488线-3线优先编码器 74LS1498线-8线优先编码器 74LS424线-10线译码器BCD输入74LS1544线-16线译码器 74LS46七段显示译码器BCD输入、开路输出74LS47七段显示译码器BCD输入、开路输

38、出74LS48七段显示译码器BCD输入、带上拉电阻74LS49七段显示译码器BCD输入、OC输出74LS15016选1数据选择器反码输出74LS1518选1数据选择器原、反码输出74LS153双4选1数据选择器 74LS2518选1数据选择器原、反码输出，三态74LS854位数值比较器 74LS8668位数值比较器 第78页/共104页第七十九页，共104页。2021-12-1380型 号名 称主 要 功 能CC4014710线-4线优先编码器BCD输出CC45328线-3线优先编码器 CC4555双2线-4线译码器 CC45144线-16线译码器有地址锁存CC4511七段显示译码器锁存输出、

39、BCD输入CC4055七段显示译码器BCD输入、驱动液晶显示器CC4056七段显示译码器BCD输入、有选通、锁存CC4519四2选1数据选择器 CC45128路数据选择器 CC40634位数值比较器 CC4014710线-4线优先编码器BCD输出第79页/共104页第八十页，共104页。2021-12-1381第80页/共104页第八十一页，共104页。2021-12-1382十六选一的数据选择器应有怎样的输入、输出、选择、控制端？如何用两片八选一数据选择器构成十六选一数据选择器？如何利用(lyng)八选一数据选择器实现三变量组合逻辑函数？第81页/共104页第八十二页，共104页。2021-

40、12-1383 MSI组合逻辑电路的分析：以中规模集成器件为核心的组合逻辑电路的分析。 本节将MSI电路按功能块进行划分，逐块分析各功能块电路，最后得出(d ch)整个电路功能的分析方法，这种方法称为功能块级的电路分析，适用于更加复杂的逻辑电路分析。 第82页/共104页第八十三页，共104页。2021-12-1384图3-26 功能块组合逻辑电路(lu j din l)分析流程图 分析步骤 （1）划分(hu fn)功能块（2）分析功能块的逻辑功能（3）分析整体逻辑电路的功能逻辑电路图划分功能块分析各块功能分析整体功能第83页/共104页第八十四页，共104页。2021-12-1385 （1）

41、划分(hu fn)功能块首先根据电路的复杂程度和器件类型，视情形将电路划分为一个或多个逻辑功能块。功能块内部，可以是单片或多片MSI或SSI以及扩展组合的电路。分成几个功能块和怎样划分功能块，这取决于对常用功能电路的熟悉程度和经验(jngyn)。画出功能块电路框图有助于进一步的分析。 第84页/共104页第八十五页，共104页。2021-12-1386（2）分析功能块的逻辑(lu j)功能利用前面学过的常用功能电路(dinl)的知识，分析各功能块逻辑功能。 如有必要，可写出每个功能块的逻辑表达式或逻辑功能表。 第85页/共104页第八十六页，共104页。2021-12-1387（3）分析(fn

42、x)整体逻辑电路的功能在对各功能块电路分析的基础上，最后对整个电路进行整体功能的分析。 如有必要，可以写出输入与输出(shch)的逻辑函数式，或列出功能表。 应该注意，即使电路只有一个功能块，整体电路的逻辑功能也不一定是这个功能块原来的逻辑功能。 第86页/共104页第八十七页，共104页。2021-12-1388例3-7 图327是由双4选1数据选择器74LS153和门电路组成的组合逻辑电路。试分析输出(shch)Z与输入X3、X2、X1、X0之间的逻辑关系。图327 例3-7电路图第87页/共104页第八十八页，共104页。2021-12-1389 （1）划分功能块 本题只有一块MSI电路

43、，可以只划分一个功能块。 （2）分析功能块的功能 通过查74LS153的功能表，知道它是一块双4选1数据选择器。其中：A1、A0是地址输入端，Y是输出(shch)端；74LS153的控制输入端为低电平有效；数据选择器处于禁止状态时，输出(shch)为0。 解：第88页/共104页第八十九页，共104页。2021-12-1390图327电路的输出端是Z，Z=1Y+2Y；输入端为X3、X2、X1、X0。当X31时，2S1、1S0，数据选择器2处于禁止状态，而数据选择器1处于工作状态；当X30时，数据选择器1处于禁止状态，数据选择器2处于工作状态。第89页/共104页第九十页，共104页。2021-

44、12-1391图3-28 8选1功能(gngnng)框图显然(xinrn)，图327电路构成了一个8选1数据选择器，其输出为Z，地址输入端为X3、 X1 、 X0。图327电路可用图3-28的功能(gngnng)框图来表示。第90页/共104页第九十一页，共104页。2021-12-1392 （3）分析(fnx)整体电路的逻辑功能 把图327电路看成一个(y )8选1数据选择器，可得出例3-7电路的功能表。表3-15 例3-7电路(dinl)的功能表X3 X2 X1 X0Z 0 11 0 0 011 0 0 111 0 1 001 0 1 101 1 0 001 1 0 101 1 1 001 1 1 10分析电路的功能表，当X3X2X1X0为8421BCD码00001001时，电路的输出为1，否则输出为0。可见该电路可实现检测8421BCD码的逻辑功能。第91页/共104页第九十二页，共104页。2021-12-1393 例3-8 图3-29电路由4位二进制超前进位全加器74LS283、数值比较器74LS85、七段显示译码器74LS47及LED数码管组成的电路，请分析(fnx)该电路的逻辑功能。第92页/共104页第九十三页，共104页。2021-12-1394图3-29 例3-8电路(dinl) 第93页/共104页第九十四页，共104页。2021-