组合逻辑电路h学习教案

1、会计学1组合组合(zh)逻辑电路逻辑电路h第一页，共69页。2u 组合电路概述u 组合电路的一般分析与设计方法u 组合电路竞争-冒险的产生与消除u 常用组合电路 编码器，译码器，数据选择器器，算术运算电路和 数值比较器第1页/共69页第二页，共69页。3 根据逻辑功能特点(tdin)的不同，数字电路分为：组合(逻辑)电路和时序(逻辑)逻辑电路。组合电路： (1) 任一时刻的输出只取决于该时刻的输入状态组合，而与电 路的原有状态(历史状态)无关； (2) 电路无存储无记忆； (3) 电路不含记忆元件，仅由门电路构成，并且无反馈。时序电路： 任一时刻的输出不仅取决于该时刻输入状态组合，而且与电 路

2、的原有状态有关。1、组合(zh)电路概述第2页/共69页第三页，共69页。4 组合电路(dinl)的功能描述方法 组合逻辑 电路1A2AAn1Y2YYm组合逻辑电路的框图111212YF(A ,A ,A ) ( )YF (A ,A ,A )nmmn= YF A输入变量输入变量A1 A2 An输出变量输出变量Y1 Y2 Ym 输入取值组合对应的输出值函数(hnsh)表达式描述真值表描述(mio sh)卡诺图描述：1、组合电路概述每个输出用一个卡诺图表示。第3页/共69页第四页，共69页。51、组合电路的分析与设计过程 组合电路的分析：对于给定逻辑电路，确定该电路所能实现逻辑功能的过程。(电路功能

3、) 组合电路的设计：根据给定的逻辑功能，确定能够实现该逻辑功能要求的逻辑电路的过程。 (功能电路) 显然，组合电路的分析与设计是两个(lin )互逆的过程。2、组合电路的一般分析方法： 逻辑电路图写出输出函数式(化简真值表)功能描述2、组合电路(dinl)的分析设计方法第4页/共69页第五页，共69页。6例1 分析如图所示逻辑电路(lu j din l)的功能。(MISO)2、组合电路的分析(fnx)设计方法 = 1 = 1 L B C A Z 经分析，该电路3个输入(shr)中，有奇数个1时，输出L为1，否则L为0，因而电路具有为奇校验功能。例2 分析如图所示逻辑电路的功能。(MIMO) B

4、 A 1 C Y X Z 1 1 & & & & & & 经分析，该电路逻辑功能是对输入的二进制码求反码。第5页/共69页第六页，共69页。7例3 分析如图所示逻辑电路(lu j din l)的功能。(MISO)2、组合电路(dinl)的分析设计方法经分析，该电路逻辑功能(gngnng)为：带进位或借位的加减法运算电路。其中，输入A、B为两个一位二进制数 A、B ， C是来自低位的进/借位；输出S 为本位和/差，CO 为向高位产生的进/借位；而M为控制位，当M=0时，电路实现带进位的加法 (全加器)，当M=1时，电路实现带借位的减法(减法器)。

5、1111&1A B C MSCO第6页/共69页第七页，共69页。83、组合电路的一般设计方法1) 逻辑抽象 分析因果关系，确定输入/输出变量 定义(dngy)逻辑状态的含意(逻辑赋值) 列出真值表2) 写出函数式3) 选定器件类型，并根据所选器件，对逻辑式进行化简(用门)或变换(用MSI) 4) 画出逻辑电路图5) 工艺设计2、组合电路(dinl)的分析设计方法第7页/共69页第八页，共69页。9例1 设计一个监视交通信号灯状态(zhungti)的逻辑电路。2、组合(zh)电路的分析设计方法如果信号灯出现故障，Z为1RAGZZ=RAG+RAG+RAG+RAG+RAG第8页/共69页第

6、九页，共69页。10例2 试用两输入的与非门和反相器，为某火车站等待进站的特快、直快和慢车三类客运列车，设计一个指示列车等待进站的逻辑电路。要求：1) 用L0、L1、L2 三个灯指示特快、直快和慢车进站的等待进站；2) 列车的优先级别依次定为特快、直快和慢车，即当特快列车请求进站时，无论其它两种列车是否请求进站， L0 灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求， L1 灯亮。当特快和直快均没有请求，而慢车有请求时， L2 灯亮。解：1) 逻辑抽象：以特快、直快和慢车的进站请求信号为输入信号，分别(fnbi)记为I0、I1、I2，且有请求为1，没有请求为0；输出信号L0、L1、L2

7、分别(fnbi)为3个指示灯的状态，且灯亮为1，灯灭为0。2、组合电路(dinl)的分析设计方法第9页/共69页第十页，共69页。11根据(gnj)题意列出真值表2、组合电路(dinl)的分析设计方法00111002220 101L =IL =I II IL =I I I =I I I=鬃 输输 入入输输 出出I0I1I2L0L1L20000001100010100010012) 写出各输出(shch)表达式，并转换成与非式：3) 根据表达式，画出电路。 I0 L0 L1 I1 I2 L2 & 1 1 1 & & 1 1 第10页/共69页第十一页，共69页。121、组

8、合电路的竞争冒险现象及成因考察以下电路在不考虑和考虑信号经导线(doxin)及其它门电路的传输延迟时间两种情况下的输出：3、组合电路的竞争(jngzhng)-冒险G2G1AYY=AAA理想考虑门延时Y0AAY1tpd发现(fxin)：若两个输入信号向相反方向变化(或互补)，且到达时间不同，则在输出端可能会产生不应有的尖峰干扰脉冲。G2G1AYY=A+AA理想考虑门延时AY11AY1tpd第11页/共69页第十二页，共69页。13竞争(jngzhng)的概念：对一个逻辑门，其两个输入信号同时向相反方向变化，并且变化存在时间差异的现象。竞争(jngzhng)-冒险现象：因为竞争(jngzhng)而

9、可能在输出端产生尖峰脉冲的现象。竞争(jngzhng)-冒险的产生原因：1) 门电路输出表达式可简化成两个互补信号相乘或者相加(在卡诺图中，这表现为有相切的圈存在)；2) 信号传输过程中存在延迟时间。3、组合(zh)电路的竞争-冒险2、组合电路竞争冒险的消除方法 1) 发现互补变量，并通过修改设计(增加冗余(rn y)项)予以消除； 2) 在输出端接入滤波电容； 3) 在电路中引入选通脉冲。第12页/共69页第十三页，共69页。143、组合电路(dinl)的竞争-冒险 1) 发现互补变量，并通过(tnggu)修改设计(增加冗余项)予以消除 A B C 1 & L A AC CB C B

10、 1 & & 1 L L=(A+B)(A+C)B=C=0L=A AA AL=AC+AB+BC因时，故可能出现竞争冒险。为消除，可修改为： L=AC+BCA=B=1L=CCCCL=AC+BC+AB+因时，故可能出现竞争冒险。为消除，可修改为： 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 AB第13页/共69页第十四页，共69页。153、组合电路(dinl)的竞争-冒险 2) 在输出端接入滤波电容(dinrng)； 3) 在电路中引入选通脉冲：冒险产生的尖脉冲宽度很窄，在电路输出端与地之间并接一个容量为几十到几百皮法的滤波电容(dinrng)就即

11、可削弱尖脉冲幅度，达到消除冒险目的。选通脉冲在可能产生冒险脉冲门电路的输入端再加一个选通脉冲输入端。在选通脉冲没有到达之前，电路的输出保持不变，只有在选通脉冲作用期间，输出才可能变化，因而可以消除冒险。第14页/共69页第十五页，共69页。161、编码器(Encoder)4、常用组合(zh)电路编码：用二进制代码来表示某些具有特定意义信息(xnx)(或被编信号)的过程。编码器：具有编码功能的逻辑电路，其结构框图如下：1) 编码器的概念(ginin)与分类：m个特定信息输入编码器n位二进代码输出注1：编码器功能：m个特定意义信息n位二进制代码；注2：m、n之间须满足关系： 。22 lognmmn

12、轾犏或 者输入信息不同, 输出代码就不同第15页/共69页第十六页，共69页。174、常用组合(zh)电路编码器的分类：普通(ptng)编码器和优先编码器。普通(ptng)编码器：任何时候只允许输入一个有效信号，否则输出将出现混乱。优先编码器：提出背景：实际应用中，经常有两个或更多输入编码信号同时有效。为了对它们进行编码，必须根据轻重缓急，规定好编码器输入信号(如外设允许操作信号) 的先后次序，即优先级别。优先编码器概念：识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。特点：允许多个被编信号同时输入，但只对其中优先级别最高的一个信号进行编码。注：若根据输出代码来分，则还

13、有二进制编码器和二十进制编码器之分。第16页/共69页第十七页，共69页。184、常用(chn yn)组合电路2) 二进制普通(ptng)编码器(以8线-3线编码器为例)：输输 入入输输 出出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111注：编码器的输入(shr)为高电平有效注：输入信号238个，输出的二进代码为3位。第17页/共69页第十八页，共69页。194、常用(chn yn)组合电路013571236724567Y

14、(128,32,8,2)(128,64,32,16,8,4,2,1)Y(128,64,8,4)(128,64,32,16,8,4,2,1)Y(128,64,32,16)(128,64,32,16,8,4,2,1)jjjmdjIIIImdjIIIImdjIIII=+=+邋=+=+邋=+=+邋 或门实现(shxin)与非门实现(shxin)1I2I3I4I5I6I7I0Y1Y2Y第18页/共69页第十九页，共69页。204、常用组合(zh)电路3) 二十进制普通编码(bin m)器：用BCD码(4 位二进制)对 一位十进制数码(0 9共10个)进行编码(bin m)的电路，如 2 3 4 5 6

15、7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 键盘输入(shr)8421BCD码编码器，输入(shr)低电平有效。编码输入使能标志 代码输出第19页/共69页第二十页，共69页。214、常用组合(zh)电路 输输 入入输输 出出S0S1S2S3S4S5S6S7S8S9ABCDGS 111111111100000 111111111010011 111111110110001 111111101101111 111111011101101 1111101111

16、01011 111101111101001 111011111100111 110111111100101 101111111100011 011111111100001 键盘输入8421BCD码编码器功能表 第20页/共69页第二十一页，共69页。224、常用组合(zh)电路4) 二进制优先编码器(以8线-3线优先编码器为例)：假设(jish)输入信号优先级按I0到I7递增，则有优先编码真值表：输输 入入输输 出出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X1

17、000000001100000000002765477 67 6 57654YII II I II I I I IIII=+=+176377 6 5 427 6 5 4 376325 45 4YII II I I I I I I I I I I III I II I I=+=+07537 67 6 5 417 6 5 4 3 2753166 46 4 2YII I II I I I I I I I I I I I II II I II I I I=+=+A+AB=A+B第21页/共69页第二十二页，共69页。234、常用组合(zh)电路5) 集成编码器及其扩展使用：74LS148是一块对应以上

18、8线3线优先编码原理(yunl)的集成编码器。 内部电路及结构特点：输入输出低电平有效；优先级按I0到I7递增；增加选通信号和两个附加输出。 引脚功能： 编码功能表： 附加输出状态的含意：如下。选通信号附加输出信号第22页/共69页第二十三页，共69页。244、常用组合(zh)电路74LS148编码(bin m)功能表输 入输 出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111

19、1111100Y1Y2YSYEXYS01234567I I I I I I I I74LS148引脚图YS=0：表示电路可以编码，但目前无编码信号输入；YEX=0：表示电路正在进行编码，否则YEX1。另外，S=0，允许编码，S=1，禁止编码。第23页/共69页第二十四页，共69页。254、常用组合(zh)电路扩展(kuzhn)应用：用两片74LS148构成一个 16线-4线优先编码器。扩展由两个扩展输出实现，步骤：(A) 选定输入优先级自高至低顺序为A15A0,并据此分配两片输入的优先级。(B) 根据YS的含意和两片的优先权，确定两片YS和S的连接方式。(片(1) 优先权高，故只有(1)片无输

20、入才允许片(2)工作)(C) 确定输出码的产生方式：片(1)的YEX0表示编码A15A8，故用YEX来产生输出代码的最高位，而低3位由两片对应输出的“与”来产生。如 A1201100， A500101高低第24页/共69页第二十五页，共69页。262、译码器(Decoder)4、常用组合(zh)电路译码：译码是编码的逆过程，是将二进制码翻译成具有某种特定含义的信号(如电路状态、显示所需信号等)的过程。译码器：具有译码功能的逻辑电路。其结构框图(kungt)如下：1) 译码器的概念(ginin)与分类：m个特定信息输出译码器n位二进代码输入注1：实现：代码 对应信号。注2：m、n之间满足关系：

21、。22 lognmmn轾犏或 者第25页/共69页第二十六页，共69页。274、常用组合(zh)电路译码器的分类：二进制译码器：其输出信号常用来控制部件或选择芯片，此时，与该控制/片选信号对应的输入二进制码被称作部件或芯片的地址。二进制译码器的特点是，任何时刻，对于任意输入，所有(suyu)输出信号中有且只有一个有效。 二十进制译码器：将8421BCD码译成10个状态输出。 显示译码器：将输入代码翻译成显示与之对应字符或数字符号所需显示码，以驱动显示器显示。第26页/共69页第二十七页，共69页。284、常用(chn yn)组合电路2) 二进制译码器：以3线8线译码器为例 基本原理输输 入入输

22、输 出出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000002101012172107YA A AYA A AYA A Ammm=电路(dinl)实现特点(tdin)能提供关于输入代码的全部最小项。任何时刻，有且只有一个输出有效。第27页/共69页第二十八页，共69页。294、常用(chn yn)组合电路以3线8线二进制译码器的电路(dinl)实现Y1Y2Y3Y4Y5Y6Y7A0A1A2Y0二极管与阵列(zhn li)实现门

23、电路实现第28页/共69页第二十九页，共69页。304、常用组合(zh)电路 集成(j chn)译码器74LS138： 内部逻辑： 引脚及功能： 功能表： 应用：Yiim= 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 1S2S3S0A1A2A 0Y2Y4Y6Y A0 A1 A2 1E 2E E3 7Y GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 0A2A0121237 A A A S S S YGNDCC0123456VYYYYYYY内部逻辑附加控

24、制输出低电平有效代码输入高位低位第29页/共69页第三十页，共69页。314、常用(chn yn)组合电路3线8线二进制译码器74LS138功能表输输 入入输输 出出S1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111132SS 76543210 YYYYYYYY不译码译码任何时刻，对任一输入，有且只有一个输出有效第30页/共69页第三十一页，共69页。324、常用组合(zh

25、)电路 集成译码器74LS138的应用：(1) 扩展使用(shyng)：两片构成4线16线译码器Ziim=D3=1时高位片译码输入代码低3位并接，最高位D3用于控制两芯片的工作D3=0时低位片译码第31页/共69页第三十二页，共69页。334、常用(chn yn)组合电路 集成译码器74LS138的应用：(2) 设计组合电路： 译码器提供了n位输入代码的全部最小项(共2n个)，而任意函数可写成最小项之和的形式，因此(ync)，只要将译码器中那些对应函数中最小项的输出组合起来，一个n线2n 线译码器本身即可实现一个n变量的函数。如果再合理利用芯片的附加控制端或进行适当扩展，则还可实现超n变量的函

26、数。L=AC+AB例：用一片74LS138集成(j chn)译码器实现函数：解：02672100267LAC+ABm(0,2,6,7) AA ,BA ,CA , LY Y Y Ym m m m= =鬃=鬃若则据此，即可得到函数的译码器实现电路，如图所示。 L & 74 LS138 Y0 Y2 Y6 Y7 S1 S2 S3 A0 A1 A2 +5V A B C 第32页/共69页第三十三页，共69页。344、常用(chn yn)组合电路3) 显示译码器： 数码显示系统一般组成 显示器、显示原理及显示代码表 数字设备中以七段数码显示器(又称数码管)应用最多。常见数码显示器主要(zhyo)有

27、半导体数码显示器(LED)和液晶显示器(LCD)等，它们都由七段可发光的字段组合而成。七段LED显示器： 脉冲信号脉冲信号 计数器计数器 译码器译码器 驱动器驱动器 显示器显示器 KHz 第33页/共69页第三十四页，共69页。354、常用(chn yn)组合电路v七段LED显示器： a b c d e f g 共阳极显示器 a b c d e f g 共阴极显示器abcdfge共阳极(yngj)LED： a g 为低电平时才能点亮相应发光段，因而需要配用输出低电平有效的译码器。共阴极LED： a g 为高电平时才能点亮相应发光段，因而需要配用输出高电平有效的译码器。优点：字形(z xn)清晰

28、、工作电压低、体积小、可靠性高、响应速度快、寿命长和亮度高等。缺点：工作电流大，每字段工作电流约 10 mA (注意使用限流电阻)。第34页/共69页第三十五页，共69页。364、常用组合(zh)电路输输 入入 输输 出出数字数字A3A2A1 A0YaYbYcYdYeYfYg字形字形00000111111010001011000020010110110130011111100140100011001150101101101160110001111170111111000081000111111191001111001110101000011011110110011001121100010001

29、1131101100101114111000011111511110000000第35页/共69页第三十六页，共69页。374、常用(chn yn)组合电路显示(xinsh)译码器及其集成电路 (1) 显示(xinsh)译码器的功能与设计方法： 显示(xinsh)译码器：输入代码(对应需要显示(xinsh)的字符)显示(xinsh)代码(用于显示(xinsh)该字符)。 设计方法：利用以上LED显示(xinsh)代码表并经函数化简，可得到各显示(xinsh)驱动信号的逻辑表达式，据此即可设计出显示(xinsh)译码器。32103120312102103221021021021021032021

30、10321210Y =A A A A +A A +A AY =A A +A A A +A A AY =A A +A A AY =A A A +A A A +A A AY =A A +AY =A A A +A A +A AY =A A A +A A Aabcdefg， ， ， ，第36页/共69页第三十七页，共69页。384、常用(chn yn)组合电路 (2) 集成显示(xinsh)译码器74LS48： 内部逻辑： 引脚排列图： 附加控制信号：YaYgYfYbYcYdYeVCC3A0A2A1AGNDLTBI/RBORBILT( )LT 0Y Y1agin- 灯测试信号， 时，全为 ；3210R

31、BI( )RBI 0A A A AY Y0()agin- 灭灯信号， 且0000时，全为 灭灯 ；32103210BI/RBO( )/()BI 0A A A AY Y0()A A A A0000RBI 0RBO0aginout- 灭灯灭零信号。 时，无论如何，全为 灭灯 ；只有当且 时，输出为 。第37页/共69页第三十八页，共69页。394、常用组合(zh)电路连接特点： (1)整数部分：个位RBI=1,RBO悬空；自十位起，高位RBO级联至低位RBI，最高位RBI=0。(2) 小数部分：十分位，RBI和RBO接法同整数个位，对于其它位，低位RBO级联至高位RBI，最低位RBI=0。自高往低

32、灭0自低往高灭0v 74LS48的应用： RBI和RBO之间的配合，实现多位显示系统的灭零控制第38页/共69页第三十九页，共69页。404、常用(chn yn)组合电路数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，故又称多路选择器(Multiplexer，简称MUX)或“多路开关” 。数选器功能：在通道选择信号(xnho)(又称地址码)作用下，将多个通道上的数据分时传送到公共的数据通道上去。1) 数据(shj)选择器的定义与功能：D0D1D2D3A1A010Y=D1多路输入一路输出通道选择信号MUX一般地，输入信号个数m与通道选择信号个数n间满足关系：m2n

33、 。常见数选器有：4选1MUX、 8选1MUX和16选1MUX。3、数据选择器第39页/共69页第四十页，共69页。414、常用组合(zh)电路v 功能表：输入有2位地址码A1A0和4路数据(shj)； 1路输出Y。v 输出表达式：v电路实现：2) 数据(shj)选择器原理：以 4选1数据(shj)选择器为例YD3D2D1D0A0A1输出输 入0D000D0D110D101D2D211D3 D330102131010100Y D A AD A AD A AD A ADiiim=+= A1 A0 1 1 D 0 D 1 D2 D 3 & 1 Y 第40页/共69页第四十一页，共69页。4

34、24、常用组合(zh)电路v 内部电路及特点：v 内含2个四选一数选器；v 地址码A1A0公用；v 2个数选器分别(fnbi)由S1、S2控制。v 引脚及功能:3) 集成(j chn)数据选择器74LS153：双 4选1集成(j chn)数据选择器74LS153CC03210V2ST A 2D 2D 2D 2D 2Y132101ST A 1D 1D 1D 1D 1Y GND01D11D21D31D1Y1S1A0A2S32D22D12D02D2Y第41页/共69页第四十二页，共69页。434、常用(chn yn)组合电路v 74LS153功能表：以第一个数选器为例70YDiiim=v 74LS1

35、51：8选1集成数选器v 引脚：有两个(lin )互补输出v 功能表：4) 其它(qt)集成数据选择器74LS151：D7YYE74LS151D6D5D4D3D2D1D0S2S1S0输输 入入输输 出出使使 能能选选 择择Y/Y/ES2S1S01XXX010000D0/D00001D1/D10010D2/D20011D3/D30100D4/D40101D5/D50110D6/D60111D7/D7 A1 A0 Y1 1 X X 0 0 0 0 D10 0 0 1 D11 0 1 0 D12 0 1 1 D13 1S第42页/共69页第四十三页，共69页。444、常用(chn yn)组合电路5)

36、 数据选择器的应用(yngyng)1扩展使用： S2 S1 S0 D00 D01 D02 D03 D04 D05 D06 D07 Y Y0 Y1 74HC151 0Y 1Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y E D10 D11 D12 D13 D14 D15 D16 D17 Y 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y (0) (I) D C B A D0 D1 D2 D3 D4 D5 D6 D7 Y 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y D8 D9 D1

37、0 D11 D12 D13 D14 D15 Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y 1 Y Y 1 & (0) 74HC151 (I) 位扩展(kuzhn)2位8选1字扩展用8选1构成16选1第43页/共69页第四十四页，共69页。454、常用组合(zh)电路5) 数据选择器的应用(yngyng)2并行数据转串行数据：并行(bngxng)输入 0 1 0 0 1 1 0 1 L 74LS151 E S2 S1 S0 Y S2 S1 S0 D0 D7 S0 S1 L S2 0 0 0 1 1 0 1 1 0 0 0 1 0 1 1 0 0 0 1 1

38、 0 1 0 1 1 1 1 1 串行输出第44页/共69页第四十五页，共69页。464、常用(chn yn)组合电路5) 数据(shj)选择器的应用3组合电路设计或逻辑函数实现：70YDiiim=逻辑函数(hnsh)实现原理D7YYE74LS151D6D5D4D3D2D1D0S2S1S0035712461246DDDD0, DDDD1,Y+mmmm=若则 053712460357DD1, DX, DX, DDDD0,Y+X+Xmmmm=若则 可见，控制Di的接法，可得到不同的函数。并且，最多可实现n+1=4变量的函数。逻辑函数实现步骤(1) 改写逻辑函数为标准与或式；(2) 使能数选器；(3

39、) 用输入变量构成数选器地址；(4) 确定数选器数据输入端接法：与函数中mi 对应的Di 接1，否则接0。第45页/共69页第四十六页，共69页。474、常用(chn yn)组合电路例：用4选1数据选择器74LS153实现(shxin)逻辑函数：解：LABCABCAB=+012301021310001122331010100123LABCABCABC(AB)C(AB)AB 0CC174LS153YD A AD A AD A AD A ADDDDAA ABD0, DDC, D1L74LS153mmmmmmmm=+=+= + + + =+=+=结合并比较的输出表达式：得：，据此，画出逻辑函数 的实

40、现电路如下。74LS153132101ST A 1D 1D 1D 1D 1Y GNDCC03210V2ST A 2D 2D 2D 2D 2YLBAC010+5V+5V注：此例也可先对74LS153进行字扩展，变为8选1数据(shj)选择器，再实现逻辑函数L。第46页/共69页第四十七页，共69页。484、常用组合(zh)电路 半加和全加：两个1位二进制数相加时，若不考虑来自低位的进位，则为半加；否则，若考虑来自低位的进位，则称为全加。 半加器(HA)和全加器(FA)：分别是实现半加和全加功能的电路(dinl)，统称为加法器。其基本框图如下： HA原理与设计：1) 1位半加器和全加器：4、算术(

41、sunsh)运算电路 A B S C HA FA Ai Bi Ci-1 Ci Si 第47页/共69页第四十八页，共69页。494、常用组合(zh)电路 HA的原理与设计： 真值表： 输出(shch)函数表达式： 电路实现：SABABAB, COAB=+= A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 第48页/共69页第四十九页，共69页。504、常用(chn yn)组合电路 FA的原理与设计： 真值表： 输出(shch)函数表达式：IIIIIoIIISA BCA B CA B CA BC (1,2,4,7) ABC ,CA BA BCA BC (3,5,

42、6,7)A B(AB )Ciiiiiiiiiiiiiiiiiiiiimm=+=排=+=+Ai Bi CI Si Co 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 0 1 1 0 1 0 Si Ai CI Bi 0 0 1 0 0 1 1 1 Co Ai CI Bi 第49页/共69页第五十页，共69页。514、常用(chn yn)组合电路v FA的电路(dinl)实现：IIIIIoIIISA BCA B CA B CA BC(1,2,4,7) ABC ,CA BA BCA

43、 BC(3,5,6,7)A B(AB )Ciiiiiiiiiiiiiiiiiiiiimm=+=排=+=+ Si Ai Bi CI Co BA iCBA AB i)(CBA 1 CO CO Ai Bi Si CO CI C O C I 思考：考虑FA的门电路、集成译码器、集成数据(shj)选择器实现方案。74LS183第50页/共69页第五十一页，共69页。524、常用组合(zh)电路 串行进位(jnwi)(行波进位(jnwi)加法器：2) 多位加法器： 如何用1位FA实现两个(lin )四位二进数相加：A3 A2 A1 A0 + B3 B2 B1 B0 =? A0 B0 A1 B1 A2 B2

44、 A3 B3 S0 S1 S2 S3 C3 C0 C1 C2 FA0 FA1 FA2 FA3 特点：1、进位像波浪一样自低位流向邻近高位；2、运算速度慢，这在位数较多时尤为突出。第51页/共69页第五十二页，共69页。534、常用(chn yn)组合电路 超前进位加法器：基本思想：设计专门的进位电路(即超前进位电路)，旨在被加数和加数输入(shr)同时得到该位全加的进位信号，而克服对低位进位信号的等待。 设计方法：oICA B(AB )CGPiiiiii=+考察，并从进位产生信号进位传递信取和号中提：GA B ,PABiiiiii= -1-1CGP CSPCiiiiiii=+=于是，。并据此可

45、得：000-111101101 0-122212212 102 1 0-1333233232132 1032 1 0-1CGP CCGP CGPGPP CCGP CGP GP PGP PP CCGP CGPGPP GPP PGPP PP C=+=+=+=+=+=+=+00-1110221332SPCSPCSPCSPC=第52页/共69页第五十三页，共69页。544、常用(chn yn)组合电路v 集成(j chn)超前进位加法器74LS283： 超前进位超前进位电路电路 =1 & & 1 1 1 =1 & & & & =1 & &

46、 & 1 & & =1 =1 =1 =1 & =1 & & 0P0G1P1G2P2G3P3G1C0A0B1A1B2A2B3A3B0C1C2C0S1S2S3S3C特点：1) 运算快，每位的和及最后进位几乎同时产生；2) 电路(dinl)复杂。第53页/共69页第五十四页，共69页。554、常用组合(zh)电路 A3 B2 A2 B1 A1 B0 A0 C1 74HC283 B3 CO S3 S2 S1 S0 74HC283逻辑框图 VCC B3 S3 CO A2 S2 A3 B2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 1

47、5 16 S1 B0 C1 GND A1 S0 A0 B1 74HC283引脚图第54页/共69页第五十五页，共69页。564、常用组合(zh)电路 级联使用：两片74LS283构成(guchng)8位二进加法电路3) 加法器的应用(yngyng)： A4 B4 A5 B5 A6 B6 A7 B7 74283（2） 74283（1） C1 CO C1 CO S3 S2 S1 S0 S7 S6 S5 S4 0 C7 S3 S2 S1 S0 S3 S2 S1 S0 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A

48、3 B3 片内超前进位，片间串行进位第55页/共69页第五十六页，共69页。574、常用组合(zh)电路 码制转换(zhunhun)：8421BCD余3码 加/减法器： B1 B0 B3 B2 A1 A0 A3 A2 S3 74283 S2 S1 S0 C1 CO 0 8421码输入余3码输出1 10 0CO S3 S2 S1 S0 C3 C-1 A3 A2 A1 A0 B3 B2 B1 B0 =1 =1 =1 =1 被加数被加数/被减数被减数 加数加数/减数减数 加减控制加减控制 10C时，0BB，电路执行A+B运算； -1C =1时，B1=B，电路执行AB运算。 74LS283 第56页/

49、共69页第五十七页，共69页。584、常用(chn yn)组合电路 二十进加法(jif)电路： C & 进位进位 输出输出 被加数被加数 加数加数 “0” 1 & & 8421 BCD 输出 S3 S2 S1 S0 C3 74LS283 C-1 A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 C3 74LS283 C-1 A3 A2 A1 A0 B3 B2 B1 B0 进位输入进位输入 33231C=C +S S +S S注：此电路的功能(gngnng)相当于执行8086CPU的AAA、AAS等指令。相加时，若有进位或结果超出1001，则C=1，对结果作加6调整。否则，结果不调整。加法电路调整电路第57页/共69页第五十八页，共69页。594、常用(chn yn)组合电路 结构框图：输入：两个1位二进制数A、B；输出：3种比较(bjio)结果, ABYAB =1；AB YAB YAB YA=B 第58页/共69页第五十九页，共69页。604、常用(chn yn)组合电路 真值表： 输出表达式： 电路(din