组合可编程逻辑器件学习教案

1、会计学1组合可编程逻辑组合可编程逻辑(lu j)器件器件第一页，共26页。二、二、PLD的发展的发展(fzhn)态势态势n向低电压和低功耗方向向低电压和低功耗方向(fngxing)发展发展，n 5V 3.3V 2.5V 1.8V 更更低低n向高集成度、高速度方向发展向高集成度、高速度方向发展n 集成度已达到集成度已达到(d do)400万门以万门以上上n向数、模混合可编程方向发展向数、模混合可编程方向发展n向内嵌多种功能模块向内嵌多种功能模块方向发展方向发展 RAM，ROM，DSP，CPU等等第1页/共26页第二页，共26页。PROMPLAPALGAL低密度可编程逻辑器件低密度可编程逻辑器件（

2、LDPLD）EPLDCPLDFPGA高密度可编程逻辑器件高密度可编程逻辑器件（HDPLD）可编程逻辑器件可编程逻辑器件（PLD）按集成密度按集成密度(md)划分为划分为三、可编程逻辑器件三、可编程逻辑器件(qjin)的分类的分类第2页/共26页第三页，共26页。4.5.1 PLD的结构、表示的结构、表示(biosh)方法方法与门与门阵列阵列(zhn li)或门或门阵列阵列(zhn li)乘积项乘积项和项和项PLD主体主体输入输入电路电路输入信号输入信号互补互补输入输入输出输出电路电路输出函数输出函数反馈输入信号反馈输入信号 可由或阵列直接输出，构成组合输出；可由或阵列直接输出，构成组合输出；

3、通过寄存器输出，构成时序方式输出通过寄存器输出，构成时序方式输出。1、PLD的基本结构的基本结构第3页/共26页第四页，共26页。输 出 或门阵列 与门阵列 输 入 B A Y Z (b) 与门与门阵列阵列或门或门阵列阵列乘积项乘积项和项和项互补互补输入输入第4页/共26页第五页，共26页。2. PLD2. PLD的逻辑的逻辑(lu j)(lu j)符号表示方法符号表示方法(1) (1) 连接连接(linji)(linji)的方式的方式 硬线连接单元硬线连接单元 被编程擦除单元被编程擦除单元 被编程接通单元被编程接通单元 第5页/共26页第六页，共26页。(2)(2)基本门电路的表示基本门电路

4、的表示(biosh)(biosh)方式方式L=A+B+C+ DDA BCF1=ABC与门与门或门或门ABCDF1 AB C& L AB C1L DF1=A+B+C+D 第6页/共26页第七页，共26页。 L4 A B A B L3 A B A B L3 A B A B A A A A EN EN 三态输出缓冲器三态输出缓冲器输出输出(shch)(shch)恒等于恒等于0 0的与门的与门输出输出(shch)(shch)为为1 1的与门的与门 A A A 输入缓冲器输入缓冲器第7页/共26页第八页，共26页。(3) (3) 编程连接编程连接(linji)(linji)技术技术 A L B

5、C D L VCC A B C D 熔丝熔丝 PLD表示表示(biosh)的与门的与门熔丝工艺熔丝工艺(gngy)(gngy)的与门原理图的与门原理图L=ABC第8页/共26页第九页，共26页。VCC+(5V) R 3kW L D1 D2 D3 A B C 高电平高电平A、B、C有一个有一个(y )输入低电平输入低电平0VA、B、C三个都输入三个都输入(shr)高电平高电平+5V5V0V5V低电平低电平5V5V5VL=ABC L VCC A B C D L VCC A B C D L=AB第9页/共26页第十页，共26页。 L T1 T2 T3 T4 A B C D VCC 连接连接连接连接连

6、接连接断开断开A、B、C 中有一个中有一个(y )为为0A、B、C 都为都为1输出输出(shch)为为0；输出输出(shch)为为1。L=AC断开断开连接连接连接连接断开断开L=ABCXX器件的开关状态不同器件的开关状态不同, 电路实现逻辑函数也就不同电路实现逻辑函数也就不同1 0 11 1 1第10页/共26页第十一页，共26页。(4) (4) 浮栅浮栅MOSMOS管开关管开关(kigun)(kigun)用不同的浮栅用不同的浮栅MOS管连接的管连接的PLD，编程信息，编程信息(xnx)的擦除方法的擦除方法也不同。也不同。SIMOS管连接的管连接的PLD，采用紫外光照射擦除；，采用紫外光照射擦

7、除；Flotox MOS管和快闪叠栅管和快闪叠栅MOS管，采用电擦除方法。管，采用电擦除方法。浮浮栅栅MOS管管叠栅注入叠栅注入(zh r)MOS(SIMOS)管管浮栅隧道氧化层浮栅隧道氧化层MOS(Flotox MOS)管管快闪快闪(Flash)叠栅叠栅MOS管管第11页/共26页第十二页，共26页。 当浮栅上带有负电荷时，使得当浮栅上带有负电荷时，使得MOS管的开启管的开启(kiq)电压变高电压变高，如果给控制栅加上，如果给控制栅加上VT1控制电压，控制电压，MOS管仍处于截止状态。管仍处于截止状态。 当浮栅上没有电荷时，给控制栅加上大于当浮栅上没有电荷时，给控制栅加上大于VT1的控制电压

8、的控制电压 ，MOS管导通。管导通。a.叠栅注入叠栅注入(zh r)MOS(SIMOS)管管 25V25VGND5V5VGND iD VT1 VT2 vGS 浮栅无电子 O 编程前 iD VT1 VT2 vGS 浮栅无电子 浮栅有电子 O 编程前 编程后 第12页/共26页第十三页，共26页。5V5VGND5V5VGND导通导通截止截止(jizh)若要擦除，可用紫外线或若要擦除，可用紫外线或X X射线，距管子射线，距管子2 2厘米厘米(l m)(l m)处照射处照射15-2015-20分分钟。钟。第13页/共26页第十四页，共26页。 L T1 T2 T3 T4 A B C D VCC L=B

9、C连接连接连接连接断断开开断开断开连接连接连接连接断断开开断开断开第14页/共26页第十五页，共26页。浮栅延长区与漏区浮栅延长区与漏区N+之间的交叠之间的交叠(jio di)处有一个厚度约为处有一个厚度约为80A (埃埃)的薄绝缘层的薄绝缘层遂道区。遂道区。当遂道区的电场强度大到一当遂道区的电场强度大到一定程度定程度(chngd)(chngd)，使漏区与，使漏区与浮栅间出现导电遂道，形成浮栅间出现导电遂道，形成电流将浮栅电荷泄放掉。电流将浮栅电荷泄放掉。遂道遂道MOS管是用电擦除的管是用电擦除的，擦除速度，擦除速度(sd)快。快。 N+ N+ 隧隧道道 P P型型衬衬底底 源源极极s s 控

10、控制制栅栅g gc c 漏漏极极d d 浮浮栅栅d s gc gf b.浮栅隧道氧化层浮栅隧道氧化层MOS(Flotox MOS)管管 第15页/共26页第十六页，共26页。结构特点结构特点(tdin):(tdin): 1. 1.闪速存储器存储单元闪速存储器存储单元MOSMOS管的源极管的源极N+N+区大于漏极区大于漏极N+N+区，而区，而SIMOSSIMOS管的源极管的源极N+N+区和漏极区和漏极N+N+区区是对称的；是对称的； 2. 2. 浮栅到浮栅到P P型衬底间的氧化型衬底间的氧化绝缘层比绝缘层比SIMOSSIMOS管的更薄。管的更薄。c.快闪叠栅快闪叠栅MOS管开关管开关(kigun

11、) （Flash Memory) （自（自学）学）特点特点(tdin)(tdin)：结构简单、集成度高、：结构简单、集成度高、编程可靠、擦除快捷。编程可靠、擦除快捷。 N+ N+ P P 型衬底型衬底 源极源极s s 控制栅控制栅 g gc c 漏极漏极d d 浮栅浮栅d s gc gf 第16页/共26页第十七页，共26页。PLD中的三种中的三种(sn zhn)与、或阵列与、或阵列 与与阵阵列列 B A L1 L0 可可编编程程 或或阵阵列列 固固定定 与阵列与阵列(zhn li)、或、或阵列阵列(zhn li)均可编程均可编程(PLA)与阵列与阵列(zhn li)固定，或阵固定，或阵列可编

12、程列可编程(PROM)与阵列可编程，或与阵列可编程，或阵列固定阵列固定(PAL和和GAL等等) 与阵列与阵列 B A L1 L0 可编程可编程 或阵列或阵列 可编程可编程 与与阵阵列列 B A L1 L0 或或阵阵列列 可可编编程程 固固定定 三种与、或阵列有什么特点？三种与、或阵列有什么特点？输出函数为最小输出函数为最小项表达式项表达式输出函数的乘积项数输出函数的乘积项数不可变不可变每个每个乘积项所含乘积项所含变量数可变变量数可变输出函数的乘积项数可变输出函数的乘积项数可变每个每个乘乘积项所含变量数可变积项所含变量数可变第17页/共26页第十八页，共26页。4.5.2 组合逻辑电路组合逻辑电

13、路(lu j din l)的的 PLD 实现实现 例例1 1 由由PALPAL构成的逻辑电路如图所示构成的逻辑电路如图所示，试写出该电路的逻辑表达式，并确，试写出该电路的逻辑表达式，并确定定(qudng)(qudng)其逻辑功能。其逻辑功能。写出该电路写出该电路(dinl)的逻辑表达式：的逻辑表达式： Bn An Sn Cn+1 Cn 第18页/共26页第十九页，共26页。 Bn An “或”阵列 （固定） Sn Cn+1 “与”阵列 (可编程) Cn nnnnnnnnnnnnnnnnnnnnCBCABACCBACBACBACBAS1AnBnCnAnBnAnCnBnCn全加器全加器AnBnCn

14、AnBnCnAnBnCn第19页/共26页第二十页，共26页。例例2：试写出该电路：试写出该电路(dinl)的逻辑表达式。的逻辑表达式。 A L0 L1 L2 L3 B C D 1 2 3 4 5 6 7 8 9 10 1 2 3 4 5 6 7 8 9 10 11 12 1 2 3 4 5 6 7 8 9 10 DCBADCL 0DCBDCBL 2BDACBALL 03BCADBADCBL 1CDABCDABCABD 第20页/共26页第二十一页，共26页。第21页/共26页第二十二页，共26页。第22页/共26页第二十三页，共26页。第23页/共26页第二十四页，共26页。第24页/共26页第二十五页，共26页。组合逻辑电路组合逻辑电路的分析步骤,实例分析组合逻辑电路的设计步骤，实例设计竞争冒险