MCS-51单片机系统扩展技术

1、扩展扩展知识目标知识目标掌握掌握MCS-51的三总线结构的三总线结构熟悉常用的锁存器芯片熟悉常用的锁存器芯片单片机最小系统单片机最小系统 电源电路电源电路 复位电路复位电路 振荡电路振荡电路一、一、MCS-51MCS-51系列单片机的片外总线结构系列单片机的片外总线结构 MCS-51系列单片机具有很强的外部扩展功能。其外部扩展都是通过三总线进行的。 1、地址总线（、地址总线（ABAB） 地址总线用于传送单片机输出的地址信号，地址总线用于传送单片机输出的地址信号，宽度为宽度为1616位，位，P0P0口经锁存器提供低口经锁存器提供低8 8位地址，锁位地址，锁存信号是由存信号是由CPUCPU的的AL

2、EALE引脚提供的；引脚提供的；P2P2口提供高口提供高8 8位地址。位地址。2、数据总线（、数据总线（DBDB） 数据总线是由数据总线是由P0P0口提供的，宽度为口提供的，宽度为8 8位位。3 3、控制总线（、控制总线（CBCB） 控制总线实际上是控制总线实际上是CPUCPU输出的一组控制信号输出的一组控制信号。MCS-51单片机通过三总线扩展外部设备的总体结构图RD 片外数据存储器读信号。片外数据存储器读信号。 PSEN片外程序存储器读信号。片外程序存储器读信号。 ALE地址锁存信号，实现对低地址锁存信号，实现对低8位地址的锁存。位地址的锁存。WR 片外数据存储器写信号。片外数据存储器写信

3、号。 数据传送数据传送: :由数据总线由数据总线DBDB（D0D0D7D7）完成；）完成； D0D0D7D7由由P0P0口提供口提供单元寻址单元寻址: :由地址总线由地址总线ABAB（A0A0A15A15）完成；）完成； 低低8 8位地址线位地址线A0A0A7A7由由P0P0口提供口提供 高高8 8位地址线位地址线A8A8A15A15由由P2P2口提供。口提供。交互握手交互握手: :由控制总线由控制总线CBCB完成。完成。 输入输入输出输出 CP D Q H H H H L L H L 不变不变 L LMR二、单片机总线锁存器二、单片机总线锁存器 7427374273（带清除的（带清除的8D8

4、D锁存器）锁存器） 74273 74273是是8D8D锁存器，内部有锁存器，内部有8 8个相个相同的同的D D触发器，触发器，D0D0D7D7为其为其D D输人输人端；端；Q0Q0Q7Q7为其为其Q Q输出端；输出端；CPCP为门为门控端；控端；MRMR为清零端；加上电源端为清零端；加上电源端VccVcc和接地端和接地端GNDGND，共，共2020个引脚。个引脚。 二、单片机总线锁存器二、单片机总线锁存器 7437374373 (是是8D三态同相锁存器三态同相锁存器 ） 74373是是8D三态同相锁存器，内部有三态同相锁存器，内部有8个相同个相同的的D触发器，触发器，D0D7为其为其D输人端；

5、输人端；Q0Q7为其为其Q输出端；输出端；G为门控端；为门控端；OE为输出允许端；加上电源为输出允许端；加上电源端端Vcc和接地端和接地端GND，共，共20个引脚。个引脚。 输入输入输出输出OE G D Q L H H H L H L L L L 不变不变 H 高阻高阻典型应用电路典型应用电路 G为数据输入控制端：G=1， 锁存器输出状态(1Q8Q)同输入状态(1D8D)；G由“1”变“0”时，数据存入锁存器中。 ALE=1，P0地址有效地址有效ALE=0，P0地址锁存地址锁存 P0出现数据出现数据典型应用电路典型应用电路 G G接高电平，门控始终有效；从接高电平，门控始终有效；从D0D0D7

6、D7输入的信号输入的信号能直达能直达Q0Q0Q7Q7输出缓冲器待命；由输出缓冲器待命；由80C5180C51的的RDRD和和P2.7P2.7（一般用（一般用P2.0P2.0P2.7P2.7为宜）经过或门与为宜）经过或门与74373 OE74373 OE端端相连。相连。二、单片机总线锁存器二、单片机总线锁存器 7437774377 74377为带有为带有输出允许控制的输出允许控制的8D触发器触发器。D0D7为为8个个D触触发器的发器的D输人端；输人端；Q0Q7是是8个个D触发器的触发器的Q输出端；时钟脉冲输出端；时钟脉冲输入端输入端CLK，上升沿触发上升沿触发，8D共用；共用； OE为输出允许端

7、，低电平为输出允许端，低电平有效。当有效。当74377 OE端为低电平端为低电平,且且CLK端有正脉冲时，在正脉冲端有正脉冲时，在正脉冲的上升沿，的上升沿，D端信号被端信号被锁存锁存，从相应的从相应的Q Q端输出。端输出。 输入输入输出输出OECLK D Q L 不变不变 L 1 l L 0 0 0 不变不变典型应用电路典型应用电路 80C5180C51单片机的单片机的WRWR和和P2.5P2.5分别与分别与74377 CLK74377 CLK端和输端和输出允许端出允许端OEOE相接。相接。P2.5P2.5决定决定7437774377地址为地址为DFFFHDFFFH。82828282是带有三态

8、门的八是带有三态门的八D D锁存器，当使能信号线锁存器，当使能信号线OEOE为低电平为低电平时，三态门处于导通状态，允许时，三态门处于导通状态，允许1Q-8Q1Q-8Q输出到输出到OUT1-OUT8OUT1-OUT8，当，当OEOE端为高电平时，输出三态门断开，输出线端为高电平时，输出三态门断开，输出线OUT1-OUT8OUT1-OUT8处于处于浮空状态。当用浮空状态。当用82828282作为地址锁存器时，它的作为地址锁存器时，它的STBSTB可直接与可直接与单片机的锁存控制信号端单片机的锁存控制信号端ALEALE相连，在相连，在ALEALE下降沿进行地址锁下降沿进行地址锁存。存。二、单片机总

9、线锁存器二、单片机总线锁存器 82828282扩展扩展知识目标知识目标掌握程序存储器的扩展方法掌握程序存储器的扩展方法掌握数据存储器的扩展方法掌握数据存储器的扩展方法 存储器是计算机系统中的记忆装置，用来存放要运行的程序存储器是计算机系统中的记忆装置，用来存放要运行的程序和程序运行所需要的数据。单片机系统扩展的存储器可分为程序和程序运行所需要的数据。单片机系统扩展的存储器可分为程序存储器和数据存储器两种类型。存储器和数据存储器两种类型。 MCS-51MCS-51单片机对外部存储器的扩展应考虑的问题：单片机对外部存储器的扩展应考虑的问题： （1 1）选择合适类型的存储器芯片）选择合适类型的存储器

10、芯片 只读存储器用于固化程序和常数。可分为掩膜只读存储器用于固化程序和常数。可分为掩膜ROMROM、可编程、可编程PROMPROM、紫外线可擦除、紫外线可擦除EPROMEPROM和电可擦除和电可擦除E E2 2PROMPROM几种。若所设计的几种。若所设计的系统是小批量生产或开发产品，则建议使用系统是小批量生产或开发产品，则建议使用EPROMEPROM和和E E2 2PROMPROM；若；若为成熟的大批量产品，则应采用为成熟的大批量产品，则应采用PROMPROM或掩膜或掩膜ROM ROM 。 随机存取存储器常用来存取实时数据、变量和运算结果。可随机存取存储器常用来存取实时数据、变量和运算结果。

11、可分为静态分为静态RAMRAM（SRAMSRAM）和动态）和动态RAMRAM（DRAMDRAM）两类。）两类。 此外，还可以选择此外，还可以选择OTP ROMOTP ROM、FlashFlash存储器、存储器、FRAMFRAM、NVSRAMNVSRAM、用于多处理机系统的用于多处理机系统的DSRAMDSRAM（双端口（双端口RAMRAM）等。）等。（2 2）选择合适的存储容量）选择合适的存储容量 在在MCS-51MCS-51应用系统所需存储容量不变的前提下，应用系统所需存储容量不变的前提下，若所选存储器本身存储容量越大，则所用芯片数量若所选存储器本身存储容量越大，则所用芯片数量就越少，所需的地

12、址译码电路就越简单。就越少，所需的地址译码电路就越简单。（3 3）合理分配存储器地址空间的分配）合理分配存储器地址空间的分配 存储器的地址空间的分配必须满足存储器本身的存储器的地址空间的分配必须满足存储器本身的存储容量，否则会造成存储器硬件资源的浪费。存储容量，否则会造成存储器硬件资源的浪费。（4 4）合理选择地址译码方式）合理选择地址译码方式 可根据实际应用系统的具体情况选择线选法、全可根据实际应用系统的具体情况选择线选法、全地址译码法、部分地址译码法等地址译码方式。地址译码法、部分地址译码法等地址译码方式。 a. a. 线选法线选法 直接以系统空闲的高位地址线作为芯片的片选信号。优点直接以

13、系统空闲的高位地址线作为芯片的片选信号。优点是简单明了，无须另外增加电路，缺点是寻址范围不惟一，是简单明了，无须另外增加电路，缺点是寻址范围不惟一，地址空间没有被充分利用，可外扩的芯片的个数较少。线选地址空间没有被充分利用，可外扩的芯片的个数较少。线选法适用于小规模单片机应用系统中片选信号的产生。法适用于小规模单片机应用系统中片选信号的产生。 b.b.全地址译码法全地址译码法 利用译码器对系统地址总线中未被外扩芯片用到的高位地利用译码器对系统地址总线中未被外扩芯片用到的高位地址线进行译码，以译码器的输出作为外围芯片的片选信号。址线进行译码，以译码器的输出作为外围芯片的片选信号。常用的译码器有：

14、常用的译码器有：74LS13974LS139，74LS13874LS138，74LS15474LS154等。优点是存等。优点是存储器的每个存储单元只有惟一的一个系统空间地址，不存在储器的每个存储单元只有惟一的一个系统空间地址，不存在地址重叠现象；对存储空间的使用是连续的，能有效地利用地址重叠现象；对存储空间的使用是连续的，能有效地利用系统的存储空间。缺点是所需地址译码电路较多，全地址译系统的存储空间。缺点是所需地址译码电路较多，全地址译码法是单片机应用系统设计中经常采用的方法。码法是单片机应用系统设计中经常采用的方法。 c. c. 部分地址译码法部分地址译码法 单片机的未被外扩芯片用到的高位地

15、址线中，只有单片机的未被外扩芯片用到的高位地址线中，只有一部分参与地址译码，其余部分是悬空的。优点是可以一部分参与地址译码，其余部分是悬空的。优点是可以减少所用地址译码器的数量。减少所用地址译码器的数量。 缺点是存储器每个存储单缺点是存储器每个存储单元的地址不是惟一的，存在地址重叠现象。因此，采用元的地址不是惟一的，存在地址重叠现象。因此，采用部分地址译码法时必须把程序和数据存放在基本地址范部分地址译码法时必须把程序和数据存放在基本地址范围内，以避免因地址重叠引起程序运行的错误。围内，以避免因地址重叠引起程序运行的错误。 当单片机内部没有当单片机内部没有ROM,ROM,或虽有或虽有ROMROM

16、但容但容量太小时量太小时, ,必须扩展外部程序存储器方能必须扩展外部程序存储器方能工作。工作。一、一、 程序存储器扩展程序存储器扩展访问片外访问片外ROM的时序的时序 ： 1. 1. 常用常用EPROMEPROM程序存储器程序存储器 EPROMEPROM主要是主要是2727系列芯片系列芯片， Intel 2716（2K8） 、2732A（4K8） 2764（8K8）、）、27128（16K8） 27256（32K8）、）、27512 （64K8） 27010 （128K8）、）、27020 （256K8） 27C040(512K27C040(512K8) )、27C08027C080（1M1M

17、8），）， 一般一般选择选择8KB8KB以上的芯片作为外部程序存储器以上的芯片作为外部程序存储器。单片机单片机内部没有内部没有ROM,ROM,或虽有或虽有ROMROM但但容量太小容量太小时时, ,必须必须扩展外部程序存储器方能工作。最常用的扩展外部程序存储器方能工作。最常用的ROMROM器件是器件是EPROMEPROM。 如如: 2716(2K)/2764: 2716(2K)/2764(8K)(8K)/27128/27128(16K) (16K) /27256/27256(32K)(32K)/27040/27040(512K)(512K)存储器的扩展存储器的扩展(EPROM) (EPROM)

18、Vpp VccVpp VccA12 PGMA12 PGMA7 NCA7 NCA6 A8A6 A8A5 A9A5 A9A4 A11 A4 A11 A3 OEA3 OEA2 A10A2 A10A1 CEA1 CEA0 D7A0 D7D0 D6D0 D6D1 D5D1 D5D2 D4D2 D4GND D3GND D32764Vpp VccVpp VccA12 PGMA12 PGMA7 A13A7 A13A6 A8A6 A8A5 A9A5 A9A4 A11 A4 A11 A3 OEA3 OEA2 A10A2 A10A1 CEA1 CEA0 D7A0 D7D0 D6D0 D6D1 D5D1 D5D2 D

19、4D2 D4GND D3GND D327128Vpp VccVpp VccA12 A14A12 A14A7 A13A7 A13A6 A8A6 A8A5 A9A5 A9A4 A11 A4 A11 A3 OEA3 OEA2 A10A2 A10A1 CEA1 CEA0 D7A0 D7D0 D6D0 D6D1 D5D1 D5D2 D4D2 D4GND D3GND D327256A12A0：13位地址信号输入线，说明位地址信号输入线，说明芯片的容量为芯片的容量为8K213个单元。个单元。D7D0;8位数据，表明芯片的每个存储位数据，表明芯片的每个存储单元存放单元存放一个字节（一个字节（8位二进制数）。位

20、二进制数）。CE为片选信号为片选信号:当它有效低电平时，能当它有效低电平时，能选中该芯片。选中该芯片。OE为输出允许信号为输出允许信号:当为低电平时，芯当为低电平时，芯片中的数据可由片中的数据可由D7D0输出。输出。PGM为编程脉冲输入端：为编程脉冲输入端：当对当对EPROM编程时，由此加入编程脉冲。读时为高编程时，由此加入编程脉冲。读时为高电平。电平。程序存储器芯片的引脚程序存储器芯片的引脚 以以2764芯片为例芯片为例典型扩展电路典型扩展电路 高位地址高位地址：视：视EPROMEPROM芯片容量大小。芯片容量大小。27642764需需5 5位，位，P2.0P2.0P2.4P2.4与与276

21、4 A82764 A8A12A12相连；相连；2712827128需需6 6位，位，P2.0P2.0P2.5P2.5与与27128 27128 A8A8A13A13相连。相连。 地址线地址线 低低8 8位地址位地址：由：由80C51 P0.080C51 P0.0P0.7P0.7与与74373 DO74373 DOD7D7端连接，端连接，ALEALE有效时有效时7437374373锁存该低锁存该低8 8位地址，并从位地址，并从Q0Q0Q7Q7输出，与输出，与EPROMEPROM芯片低芯片低8 8位地址位地址AOAOA7A7相接。相接。 数据线数据线：由由80C5180C51地址地址/ /数据复用

22、总线数据复用总线P0.0P0.0P0.7P0.7直接与直接与EPROMEPROM数据线数据线DODOD7D7相连。相连。 控制线控制线 ALEALE：80C51 ALE80C51 ALE端与端与7437374373门控端门控端G G相连，专用于锁存低相连，专用于锁存低8 8位位地址。地址。 片选端：由于只扩展一片片选端：由于只扩展一片EPROMEPROM，因此一般不用片选，因此一般不用片选，EPROMEPROM片选端片选端CECE直接接地。直接接地。 输出允许：输出允许：EPROMEPROM的输出允许端的输出允许端OEOE直接与直接与80C51 PSEN80C51 PSEN相连，相连，80C5

23、180C51的的PSENPSEN信号正好用于控制信号正好用于控制EPROM OEEPROM OE端。端。 EA EA：有并且使用内：有并且使用内ROMROM时，时，EAEA接接VccVcc；无内；无内ROMROM或仅使用外或仅使用外ROMROM时，时，EAEA接地。接地。u 常用的选址方法常用的选址方法 1 1、线选法、线选法 把单独的地址线接到某一个外接芯片的片选端。把单独的地址线接到某一个外接芯片的片选端。 适用于存储器容量不大，所使用的存储芯片数量适用于存储器容量不大，所使用的存储芯片数量不多，而不多，而CPUCPU寻址空间远远大于存储器容量。寻址空间远远大于存储器容量。 特点：特点：

24、1）对应的存储器寻址空间可能不唯一。）对应的存储器寻址空间可能不唯一。 2）若有多片存储器均使用线选法选址，则可能出）若有多片存储器均使用线选法选址，则可能出现地址不连续或交叉、重叠、覆盖等现象。现地址不连续或交叉、重叠、覆盖等现象。 存储器 A15A14A13 A12A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 寻 址 空 间 2764（1） 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H1FFFH或2000H3FFFH或4000H5F

25、FFH或6000H7FFFH 2764（2） 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H1FFFH或2000H3FFFH或8000H9FFFH或A000HBFFFH 2764（3） 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H1FFFH或4000H5FFFH或8000H9FFFH或C000HDFFFH 寻址空间的地址计算如下表所

26、示寻址空间的地址计算如下表所示 u 常用的选址方法常用的选址方法 2 2、译码选通法、译码选通法 用译码器对高位地址线进行译码，译出的信号作用译码器对高位地址线进行译码，译出的信号作为片选信号。为片选信号。 部分译码：部分译码：存储器本身不使用的高位地址有一部存储器本身不使用的高位地址有一部分参与译码，另一部分不参与译码。分参与译码，另一部分不参与译码。 完全译码：完全译码：存储器本身不使用的高位地址线全部存储器本身不使用的高位地址线全部参与译码。参与译码。部分译码举例未用地址线存储器本身使用的地址线参与译码地址线存储器 A15A14A13 A12A11A10 A9 A8 A7 A6 A5 A

27、4 A3 A2 A1 A0 寻址空间 2764（1） 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H1FFFH 或8000H9FFFH 2764（2） 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 2000H3FFFH 或A000HBFFFH各存储器的寻址空间计算各存储器的寻址空间计算 完全译码举例 高位地址线全部用上存

28、储器本身使用的地址线存储器 A15A14A13 A12A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 寻址空间 2764（1） 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H1FFFH 2764（2） 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 2000H3FFFH 27

29、64（3） 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 4000H5FFFH三片三片2764的寻址空间如下表所示的寻址空间如下表所示 二、二、 数据存储器扩展数据存储器扩展 RAM扩展原理扩展原理扩展扩展RAM和扩展和扩展ROM类似类似外部RAM读时序外部外部RAM写时序为：写时序为： 单片机内部的单片机内部的RAMRAM为为128B128B（或（或256B256B），有的单），有的单片机应用系统需要扩展外部数据存储器片机应用系统需要扩展外部数据存储

30、器RAM (RAM (如数如数据采集系统数据量较大，需要专设据采集系统数据量较大，需要专设 RAMRAM或或 Flash Flash RAM)RAM)。最常用的。最常用的 RAMRAM器件是静态器件是静态RAMRAM（ SRAM SRAM ）。）。u 常用数据存储器芯片常用数据存储器芯片常用静态常用静态RAM芯片芯片: 2114、6116、6264、62128、62256存储芯片型号 存储容量 地址线数据线2101（1K1B）10241BA0A9D02114（1K4B）10244BA0A9D0D34118（1K8B） 10248B A0A9D0D76116（2K8B） 20488B A0A10

31、D0D76232（4K8B）410248BA0A11 D0D76264（8K8B）810248BA0A12D0D761256（32K8B） 3210248B A0A14D0D72732（4K8B）410248BA0A11D0D7Intel6264的容量为8K8，有28个引脚。各引脚的功能如下： Al2A0：地址信号输入引脚，可寻址芯片的8K个存储单元。 D7D0： 双向数据信号输入输出引脚。 OE：数据输出允许控制信号引脚，输入低电平有效，用以允许数据输出。 WE：数据输入允许控制信号引脚，输入低电平有效，用以允许数据输入。 CS1：片选信号输入引脚，低电平有效，只有当该引脚转入低电平时，才能

32、对相应的芯片进行操作。 CS2：片选信号输入引脚，高电平有效，只有当该引脚转入高电平时，才能对相应的芯片进行操作。 Vcc：+5V电源，用于在线的读操作。 GND：地。6264A0A1A2A3A4A5A6A7A8A9A10A11A12WEOECS1CS2D0D1D2D3D4D5D6D76264例例1 某微机系统只有一片某微机系统只有一片6264，试将其与，试将其与8051进行连接。进行连接。ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D

33、1D2D3D4D5D6D774LS373DBABCBA0A12CS1 OED0D76264AB12AB0AB0AB15AB12将芯片的将芯片的13位地址线按引脚名称一一并联，然后按次序逐位地址线按引脚名称一一并联，然后按次序逐根接至系统地址总线的低根接至系统地址总线的低13位。位。将芯片的将芯片的8位数据线依次接至系统数据总线的位数据线依次接至系统数据总线的D0-D7。芯片的芯片的OE端接至系统控制总线的存储器读信号（端接至系统控制总线的存储器读信号（RD）芯片的芯片的WE端接至系统控制总线的存储器写信号（端接至系统控制总线的存储器写信号（WR）因为系统中只有因为系统中只有1片片6264，所以

34、，所以6264的的CS1可以接地。可以接地。地址码的计算地址码的计算CS2+5VWEALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBAB12AB0AB0AB15AB12地址码的计算地址码的计算 计算计算6264每个单元的地址（每个单元的地址（8051送出何种地址码时选中该单元）送出何种地址码时选中该单元） P27 P26 P25 P24 P23 P22 P21 P2 0 P07 P06

35、P05 P04 P03 P02 P01 P00 AB15AB14 AB13 AB12 AB11 AB10 AB9 AB8 AB7 AB6 AB5 AB4 AB3 AB2 AB1 AB0 * * * 0 0 0 0 0 0 0 0 0 0 0 0 0 * * * 1 1 1 1 1 1 1 1 1 1 1 1 10000H-1FFFH89C51从从6264中读取信息的过程：中读取信息的过程：89C51发地址码发地址码 P00P07-AB-6264的的A0A7 ALE=1 P20P27-AB-6264的的A8A1289C51发读发读RAM信号信号 RD=0CB-6264的的OE6264将选中单元的

36、内容送出将选中单元的内容送出-DB-89C051的的P00-P07A0A12CS1 OED0D76264CS2+5VWE89C51向向6264中写入信息的过程：中写入信息的过程：89C51发地址码发地址码 P00P07-AB-6264的的A0A7 ALE=1 P20P27-AB-6264的的A8A1289C51发写发写RAM信号信号 WR=0CB-6264的的WE89C51送出数据送出数据-DB-6264将选中单元将选中单元ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2

37、A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBAB12AB0AB0AB15AB12例例2 用用6264构成构成16K的存储系统，试将它们与的存储系统，试将它们与8051进行连接。进行连接。AB12AB0A0A12CS OECS2D0D76264A0A12CS OECS2D0D76264WE+5VWE+5V 6264的容量是的容量是8K*8，1片片6264上有上有8K个存储单元，每个存储单元，每个存储单元有个存储单元有8个基本存储电路，能存放个基本存储电路，能存放8位二进制信息，位二进制信息，可以满足位数的要求，但是可以满足位数的要求，但是1片片6264上

38、有上有8K个存储单元，个存储单元，为了满足内存的容量的要求，需要为了满足内存的容量的要求，需要2片片6264串联使用，即串联使用，即2片片6264不能同时被选中不能同时被选中。因为。因为2片片6264的的数据线都接的的数据线都接在在8位位DB上，当二者同时被选中时，会出现争占上，当二者同时被选中时，会出现争占DB的现的现象。这时，需要考虑象。这时，需要考虑片选片选问题。问题。ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D

39、5D6D774LS373DBABCBA0A12CS OECS2D0D76264AB12AB0AB0AB15AB12片选信号的产生片选信号的产生A0A12CS OECS2D0D76264AB12AB0片选信号的产生方法有片选信号的产生方法有3种：线选法、部分译码法和全译码法。种：线选法、部分译码法和全译码法。WE+5VWE+5VALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBAB12AB0

40、AB0AB15AB12线选法线选法AB12AB0 线选法就是线选法就是用剩余的高位地址线作片选信号用剩余的高位地址线作片选信号。 线选法有线选法有2个缺点：其一是各芯片的地址不连续，其二是有一些地址不能使用，否则会个缺点：其一是各芯片的地址不连续，其二是有一些地址不能使用，否则会造成片选的混乱（有地址重叠现象，即一个存储单元有多个地址码）。造成片选的混乱（有地址重叠现象，即一个存储单元有多个地址码）。AB15AB14P27 P26 P25 P24 P23 P22 P21 P2 0 P07 P06 P05 P04 P03 P02 P01 P00 AB15AB14 AB13 AB12 AB11 A

41、B10 AB9 AB8 AB7 AB6 AB5 AB4 AB3 AB2 AB1 AB00 1 * 0 0 0 0 0 0 0 0 0 0 0 0 00 1 * 1 1 1 1 1 1 1 1 1 1 1 1 11 0 * 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 * 1 1 1 1 1 1 1 1 1 1 1 1 10400H-5FFFH8000H-9FFFHA0A12CS OECS2D0D76264A0A12CS OECS2D0D76264WE+5VWE+5VALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2

42、.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBAB12AB0AB0AB15AB12全译码法全译码法AB12AB0 全译码法就是全译码法就是剩余的全部地址线都参与译码，译码器的输出作为片选信号。剩余的全部地址线都参与译码，译码器的输出作为片选信号。因为译码因为译码器在某一时刻只有器在某一时刻只有1条输出线有效，保证了在某一时刻只有条输出线有效，保证了在某一时刻只有1个芯片被选中的要求。个芯片被选中的要求。 全译码法则没有地址重叠现象，即各存储单元的地址码唯一。全译码法则没有地址重叠现象，即各存储单元的

43、地址码唯一。 AB15AB14P27 P26 P25 P24 P23 P22 P21 P2 0 P07 P06 P05 P04 P03 P02 P01 P00 AB15AB14 AB13 AB12 AB11 AB10 AB9 AB8 AB7 AB6 AB5 AB4 AB3 AB2 AB1 AB00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 1 1 1 1 1 1 1 1 1 1 1 1 10 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 10000H-1FFFH2000H-3FFFHY0Y1Y

44、2Y3Y4Y5Y6Y7AG1G2AG2BCB74LS138AB13+5VA0A12CS OECS2D0D76264A0A12CS OECS2D0D76264WE+5VWE+5VY0Y1Y2Y3Y4Y5Y6Y7AG1G2AG2BCB74LS13874LS138 74LSl38具有三个输入选择端，能够组合成具有三个输入选择端，能够组合成8种输入状态，对应种输入状态，对应8种输出，可产生种输出，可产生8个片个片选信号，低电平有效。也就是说，每种输入状态，仅允许一个输出端输出低电平，其余选信号，低电平有效。也就是说，每种输入状态，仅允许一个输出端输出低电平，其余输出端全部为高电平。同时，输出端全部为高

45、电平。同时，74LS138还具有还具有3个使能端个使能端G1、G2A、G2B，3个使能端必须个使能端必须同时输入有效电平，译码器才能正常工作，即仅当同时输入有效电平，译码器才能正常工作，即仅当G1、G2A、G2B100时，才能选通译时，才能选通译码器，否则译码器输出全无效。码器，否则译码器输出全无效。 73LS138译码器的逻辑功能真值表译码器的逻辑功能真值表输输 入入输输 出出使使 能能选选 择择Y0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7G1 G2A G2B1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01

46、0 01 0 01 0 01 0 01 0 00 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 10 01 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 10 00 X X

47、0 X XX 1 XX 1 XX X 1X X 1X X XX X XX X XX X XX X XX X X1 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBAB12AB0AB0AB15AB12AB12AB0A0A12CS OECS2D0D762

48、64A0A12CE OED0D72764WE+5V 因为因为8051通过控制线区分通过控制线区分ROM和和RAM ，所以二者可，所以二者可以同时被选中，地址可以重叠。该系统中的以同时被选中，地址可以重叠。该系统中的2764和和6264的片选可以不受控，直接接地。的片选可以不受控，直接接地。注意：注意：在访问程序存储器时，所用的指令为在访问程序存储器时，所用的指令为MOVC，产，产生生PSEN信号。访问外扩数据存储器时，所用的指令为信号。访问外扩数据存储器时，所用的指令为MOVX，产生，产生WR或或RD信号信号！例例3 某微机系统有一片某微机系统有一片6264、一片、一片2764，试将它们与，试

49、将它们与8051进行连接。进行连接。 8.3 并行并行I/O的扩展的扩展u 单片机的并行单片机的并行I/OI/O接口接口 4个个8位双向并行位双向并行I/O接口：接口： P0.0 P0.7 P1.0 P1.7 P2.0 P2.7 P3.0P3.7u 并行接口内部结构并行接口内部结构输出锁存器、输出驱动器、输入缓冲器及多路功能切换电路。输出锁存器、输出驱动器、输入缓冲器及多路功能切换电路。1）输出操作：输出数据经过内部总线暂存到输出锁存器中，经）输出操作：输出数据经过内部总线暂存到输出锁存器中，经过输出驱动器送到过输出驱动器送到I/O引脚上。输出锁存器的内容可读入修改。引脚上。输出锁存器的内容可

50、读入修改。2）输入操作：）输入操作：I/O引脚输入数据经过输入缓冲器送到内部总线引脚输入数据经过输入缓冲器送到内部总线上。上。u为何要扩展为何要扩展I/OI/O口口1、单片机本身接口功能有限；、单片机本身接口功能有限； 2、控制应用中的复杂接口要求：、控制应用中的复杂接口要求： （1）速度差异大。）速度差异大。 （2）设备种类繁多。）设备种类繁多。 （3）数据信号形式多种多样。）数据信号形式多种多样。3、I/O设备必须通过设备必须通过I/O接口与计算机连接。接口与计算机连接。u 扩展扩展I/OI/O接口的功能接口的功能2、对输入设备的三态缓冲、对输入设备的三态缓冲 外设传送数据时要占用总线，不

51、传送数据时必须外设传送数据时要占用总线，不传送数据时必须对总线呈高阻状态。利用对总线呈高阻状态。利用I/O接口的三态缓冲功能，接口的三态缓冲功能，可以实现可以实现I/O设备与数据总线的隔离，便于其它设备设备与数据总线的隔离，便于其它设备的总线挂接。的总线挂接。1、对单片机输出的数据锁存、对单片机输出的数据锁存 锁存数据线上瞬间出现的数据，以解决单片机锁存数据线上瞬间出现的数据，以解决单片机与与I/O设备的速度协调问题。设备的速度协调问题。3、信号转换、信号转换 信号类型（数字与模拟、电流与电压）、信号电信号类型（数字与模拟、电流与电压）、信号电平（高与低、正与负）、信号格式（并行与串行）等平（

52、高与低、正与负）、信号格式（并行与串行）等的转换。的转换。4、时序协调、时序协调 不同的不同的I/O设备定时与控制逻辑是不同的，并与设备定时与控制逻辑是不同的，并与CPU的时序往往是不一致的，这就需要的时序往往是不一致的，这就需要I/O接口进行接口进行时序的协调。时序的协调。 uI/OI/O扩展方法扩展方法1、利用缓冲器或锁存器实现、利用缓冲器或锁存器实现I/O接口扩展接口扩展 通常选用通常选用74系列的系列的74LS244、74LS373、74LS377、74LS273等常用芯片实现等常用芯片实现I/O扩展。扩展。2、利用可编程并行接口芯片扩展、利用可编程并行接口芯片扩展 如用可编程芯片如用

53、可编程芯片8155、8255等，利用程序对芯片进行设等，利用程序对芯片进行设置，软硬件结合实现对置，软硬件结合实现对I/O接口的扩展。接口的扩展。 。3、利用单片机串口扩展、利用单片机串口扩展 利用利用MCS-51单片机串行口同步移位寄存器工作方式进单片机串行口同步移位寄存器工作方式进行行I/O接口扩展。接口扩展。1 1用三态门扩展用三态门扩展8 8位并行输入口位并行输入口 74LS244是是8位三态门，当位三态门，当/1G、/2G均为低电平时，允许输均为低电平时，允许输入数据；否则，为高阻态。入数据；否则，为高阻态。74LS244各引脚定义如下：各引脚定义如下：1A11A4：第：第1组组4条

54、输入线条输入线1Y11Y4：第：第1组组4条输出线条输出线2A12A4：第：第2组组4条输入线条输入线2Y12Y4：第：第2组组4条输出线条输出线1G：第：第1组三态门使能端，组三态门使能端， 低电平有效低电平有效2G：第：第2组三态门使能端，组三态门使能端， 低电平有效低电平有效VCC：工作电源，接：工作电源，接+5V电压电压GND：接地：接地 8.3.1 简单并行简单并行I/O的扩展的扩展输入设备输入设备IN7IN6IN5IN4IN3IN2IN1IN0 8031 P2.7 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0RD1G2 74LS244 1Y1 1A

55、11Y2 1A21Y3 1A31Y4 1A42Y1 2A12Y2 2A22Y3 2A32Y4 2A4G1G2（1 1）扩展输入口）扩展输入口 74LS373是带锁存和缓冲功能的芯片。2 2用锁存器扩展用锁存器扩展8 8位并行输入位并行输入/ /输出口输出口 输入设备输入设备STBIN7IN6IN5IN4IN3IN2IN1IN0 8031 P2.7 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0RD 74LS373 GOEQ7 D7Q6 D6Q5 D5Q4 D4Q3 D3Q2 D2Q1 D1Q0 D01（2 2）扩展输出口）扩展输出口 74LS377是带有输出允许

56、端的8D锁存器。 8031 P2.6 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 /WR74LS377/GD7 Q7D6 Q6D5 Q5D4 Q4D3 Q3D2 Q2D1 Q1D0 Q0/CLK 输出设备输出设备D7D6D5D4D3D2D1D0（2 2）扩展输入、输出口）扩展输入、输出口 8255A芯片是通用可编程并行接口电路，广泛应用于单片机扩展并行I/O口。 40条引脚，DIP封装。 3个8位并行I/O接口： PA、PB、PC 2组控制： A组：PA和PC03 B组：PB和PC478.3.2 并行并行I/O接口芯片接口芯片8255A8255A的引脚功能1

57、.1.数据线数据线D D0 07 7：传送计算机与传送计算机与82558255之间的数据、控制字和状态字。之间的数据、控制字和状态字。PAPA0 07 7 PB PB 0 07 7 PC PC0 07 7：传送传送82558255与外设之间的数据和联络与外设之间的数据和联络 信息，信息，PCPC0 07 7可用作数据线或联络线。可用作数据线或联络线。2.2.地址线地址线CSCS：片选线片选线A A1 1、A A0 0：口选线，寻址口选线，寻址 PAPA、PBPB、PCPC数据口和控制口。数据口和控制口。3.3.读写控制线读写控制线RDRD、WRWR控制计算机与控制计算机与82558255之间的

58、信息传送和流向。之间的信息传送和流向。4.4.复位线复位线RESETRESET高电平复位，使内部寄存器全部清零。高电平复位，使内部寄存器全部清零。8255A的内部结构图8255A的3种工作方式方式方式0 0（基本（基本I/I/O方式）方式）： A A口、口、B B口、口、C C口均为数据口均为数据I/OI/O。输出锁存，输入。输出锁存，输入三态，不用联络信号。三态，不用联络信号。 适用于无条件或查询方式的数据传送。适用于无条件或查询方式的数据传送。方式方式1 1（选通（选通I/I/O方式）：方式）： A A口和口和B B口用于数据口用于数据I/OI/O，输入，输入/ /输出均锁存，输出均锁存，

59、 C C口口用于传送联络信号，读用于传送联络信号，读C C口可了解外设当前状态。口可了解外设当前状态。 适用于查询或中断方式的数据适用于查询或中断方式的数据I/OI/O。方式方式2 2（双向数据传送方式）：（双向数据传送方式）： A A口为数据口为数据I/I/O，B B口只能为方式口只能为方式0 0，C C口用作口用作A A口口双向传送的联络信号线。双向传送的联络信号线。 适用于查询或中断方式的数据适用于查询或中断方式的数据I/OI/O。1 1、81558155的功能部件的功能部件81558155256256字节字节RAMRAM三个三个可编程可编程并行口并行口PAPA口，口，8 8位位PBPB

60、口，口，8 8位位PCPC口，口，6 6位位1414位二进制位二进制减法计数器减法计数器6.3.3 RAM及并行及并行I/O接口芯片接口芯片8155256B256B静态静态RAMRAM A A 定时器定时器B B C C A口PA0PA7B口PB0PB7PC0PC5C口IO/ MAD0AD7CEALERDWRRESET定时器输入定时器输出接单片机接外设接外设接外设2 2、81558155的内部结构的内部结构AD0-AD7AD0-AD7三态地址三态地址/ /数据线数据线 IO/ M IO/ M端口端口/ /存储存储器选择器选择 RD RD读读ALEALE地址锁存地址锁存允许允许写写 WR WR选