中国海洋大学计算机组成原理课件(第4章)

1、1(Computer Organization Principles)主讲教师主讲教师 蒋永国蒋永国 ()实验教师实验教师 徐惠敏徐惠敏()For Students of Lab 20102计算机硬件系统组成(章节分配)运运 算算 器器控控 制制 器器主存储器主存储器输入设备输入设备输出设备输出设备 总线和总线和I/O接口接口高速缓存高速缓存虚拟存储器虚拟存储器(磁盘设备磁盘设备)第一部分第一部分(2,3章章)第二第二部分部分(5,6章章)第三第三部分部分(4,7,8章章)第四部分第四部分(9,10章章)3第4章 主存储器(目录部分)4.1 主存储器处于全机中心地位主存储器处于全机中心地位 4

2、.2 主存储器分类主存储器分类4.3 主存储器的主要技术指标主存储器的主要技术指标4.4 主存储器的基本操作主存储器的基本操作4.5 读读/写存储器（随机存储器写存储器（随机存储器RAM）4.6 非易失性半导体存储器非易失性半导体存储器4.7 DRAM的研制与发展的研制与发展4.8 半导体存储器的组成与控制半导体存储器的组成与控制4.9 多体交叉存储器多体交叉存储器4第4章 主存储器处于全机中心地位 当前计算机正在执行的程序和数据均存放在存储器中. DMA技术和输入/输出通道技术,在存储器与输入/输出系统之间直接传送数据 共享存储器的多处理机,利用存储器存放共享数据,并实现处理机之间的通信存储

3、器：存放计算机程序和数据的设备存储器：存放计算机程序和数据的设备存储系统：包括存储器以及管理存储器的存储系统：包括存储器以及管理存储器的软硬件和相应的设备软硬件和相应的设备. 中心地位原因：中心地位原因：5第4章 主存储器处于全机中心地位CPU 寄存器组寄存器组 片内片内Cache 片外片外内部存储器内部存储器（DRAM SRAM）辅助存储器辅助存储器（软盘（软盘 硬盘硬盘 光盘）光盘）CPU芯片中芯片中主机系统中主机系统中外部设备外部设备图图0 0 存储器的层次化总体结构存储器的层次化总体结构6第4章 主存储器处于全机中心地位用途：存储器系统是计算机中用于存储程序和数据用途：存储器系统是计算

4、机中用于存储程序和数据 的部件。的部件。对其要求是：对其要求是： 尽可能快的读写尽可能快的读写速度速度 尽可能大的存储尽可能大的存储容量容量 尽可能低的尽可能低的成本成本费用费用v 怎样才能同时实现这些要求呢？怎样才能同时实现这些要求呢？ 用多级结构的存储器系统把要用的程序和数据,按其使用的急迫和频繁程度,分块调入存储容量不同、运行速度不同的存储器中,并由硬软件来统一管理与调度。7第4章 主存储器处于全机中心地位层次之间应满足的原则层次之间应满足的原则 ： 处在不同层次存储器中的同一个信息应保持相处在不同层次存储器中的同一个信息应保持相同的值，是保证正确地使用数据的最基本的要同的值，是保证正确

5、地使用数据的最基本的要求之一，必须满足求之一，必须满足: : ： 存储在内层（靠近存储在内层（靠近CPUCPU）的信息一定被包含在其）的信息一定被包含在其外层的存储介质中，反之则不成立。即内层存外层的存储介质中，反之则不成立。即内层存储器中的全部信息，都是其相邻外层存储器中储器中的全部信息，都是其相邻外层存储器中一小部分信息的复制品一小部分信息的复制品。 8程序运行的程序运行的局部性原理局部性原理. 程序运行时的程序运行时的局部性原理局部性原理表现在：表现在： 在一小段在一小段时间时间内，最近被访问过的程序和内，最近被访问过的程序和 数据很可能再次被访问数据很可能再次被访问在在空间空间上上 这

6、些这些被访问的程序和数据被访问的程序和数据 往往集中在一小片存储区往往集中在一小片存储区 在访问在访问顺序顺序上，指令顺序执行比转移执行上，指令顺序执行比转移执行 的可能性大的可能性大 (大约大约 5:1 ) 合理地把程序和数据分配在不同存储介质中合理地把程序和数据分配在不同存储介质中9解决方案解决方案 选用生产与运行选用生产与运行成本不同成本不同的、存储的、存储容量不容量不同同的，读写的，读写速度不同速度不同的多种存储介质，组成一的多种存储介质，组成一个统一的存储器系统，使每种介质都处于不同个统一的存储器系统，使每种介质都处于不同的地位，发挥不同的作用，充分发挥各自在的地位，发挥不同的作用，

7、充分发挥各自在速速度度容量容量成本成本方面的优势，从而达到最优性方面的优势，从而达到最优性能价格比，以满足使用要求。能价格比，以满足使用要求。 例如，用容量更小但速度最快的例如，用容量更小但速度最快的 SRAM芯片组芯片组成成 CACHE，容量较大速度适中的，容量较大速度适中的 DRAM芯片组成芯片组成 MAIN MEMORY，用容量特大但速度极慢的磁盘设，用容量特大但速度极慢的磁盘设备构成备构成 VIRTUAL MEMORY。101993年大型计算机的存储器系统年大型计算机的存储器系统 存取速度存取速度 存储容量存储容量 存储成本存储成本CPU 10ns 512B 1800 (美分美分/KB

8、)缓存缓存 2040ns 128KB 72 主存主存 60100Ns 512MB 5.6虚存虚存 1020ms 60228GB 0.23后援后援 220M 512GB2TB 0.01 若能使若能使 CPU大部分时间访问高速缓存大部分时间访问高速缓存CACHE，速度最快；，速度最快； 仅在从缓存中读不到数据时才去读主存，速度略慢但容量更大；仅在从缓存中读不到数据时才去读主存，速度略慢但容量更大； 当从主存中还读不到时才去成批量读虚存，速度很慢容量极大；当从主存中还读不到时才去成批量读虚存，速度很慢容量极大； 这就很好地同时解决了对速度、容量、成本三个方面的需求。这就很好地同时解决了对速度、容量、

9、成本三个方面的需求。11WRITEREAD 是计算机中存储正处在运行中的程序和数据是计算机中存储正处在运行中的程序和数据(或一部分或一部分) 的部件，的部件， 通过地址通过地址 数据数据 控制控制 三类总线与其它部件连通；三类总线与其它部件连通； CPU MainMemoryAB K 位（给出地址）位（给出地址）DB n 位（传送数据）位（传送数据）READY地址总线地址总线 AB 的位数决定了可寻址的最大内存空间，的位数决定了可寻址的最大内存空间，数据总线数据总线 DB 的位数与工作频率的乘积正比于最高数据入出量，的位数与工作频率的乘积正比于最高数据入出量，控制总线控制总线 CB 指出总线周

10、期的类型和指出总线周期的类型和本次入出操作完成的时刻本次入出操作完成的时刻。第4章 主存储器位置12第4章 主存储器分类 按按存储介质存储介质分分 半导体器件：半导体器件：半导体存储器半导体存储器(RAM、ROM，用作主存，用作主存) 磁性材料：磁性材料：磁表面存储器磁表面存储器(磁盘、磁带，用作辅存磁盘、磁带，用作辅存) 光介质：光介质：光盘存储器（光盘存储器（用作辅存用作辅存） 按按存取方式存取方式分分 随机存取存储器（随机存取存储器（random access memory,RAM） 顺序存取存储器：顺序存取存储器： 相联存储器相联存储器13第4章 主存储器分类 按按读写性质读写性质分分

11、1. 读写存储器（读写存储器（random access memory,RAM） 静态随机存储器（静态随机存储器（SRAM）；动态随机存储器（）；动态随机存储器（DRAM）由于它们存储的内容断电则消失故称为由于它们存储的内容断电则消失故称为易失性存储器易失性存储器2.只读存储器（只读存储器（read-only memory,ROM）掩膜型掩膜型ROM可编程的可编程的ROM (programmable ROM, PROM)可擦写的可擦写的PROM(erasable PROM，EPROM)电可擦写的电可擦写的PROM (electrically EPROM, EEPROM)由于其内容断电也不消失故

12、称为由于其内容断电也不消失故称为非易失性存储器非易失性存储器14速度速度n存储周期存储周期(memory cycle time)：连续启动两：连续启动两次独立的存储器操作所需间隔的最小时间次独立的存储器操作所需间隔的最小时间.u通常通常存储周期存储周期略大于略大于存取时间存取时间（）主要技术指标有主要技术指标有:主存主存容量容量,存储器存储时间和存储周期存储器存储时间和存储周期.n存储容量存储容量(memory capacity)：存放信息的总数，通常：存放信息的总数，通常以字以字(word,字寻址字寻址)或字节或字节 (Byte,字节寻址字节寻址)为单位表示存为单位表示存储单元的总数储单元的

13、总数. “字字可寻址可寻址” “字节字节可寻址可寻址” 微机中都以字节寻址微机中都以字节寻址,常用单位为常用单位为KB、MB、GB、TB。n存储器存取时间存储器存取时间(memory access time)：启动：启动一次存储器操作到完成该操作所经历的时间。一次存储器操作到完成该操作所经历的时间。第4章 主存储器的主要技术指标15第4章 主存储器的主要技术指标16访问速度越来越快访问速度越来越快存储容量越来越大，每位的价格越来越便宜存储容量越来越大，每位的价格越来越便宜第4章 主存储器的主要技术指标17存储器层次通用寄存器Cache主存储器磁盘存储器脱机存储器存储周期10ns1060ns60

14、300ns1030ms220min存储容量Dout 地址对片选的建立时间 tSUAdrCS图4.5 存储器芯片读数时间36第4章 静态存储器的主要技术参数 地址对写允许WE的建立时间 tsuAdr 地址对写允许WE的保持时间 thAdr 片选对写控制的建立时间 tsucs 片选对写控制的保持时间 thcs 输入数据对写允许的建立时间 tsuDIN 数据对写允许的保持时间 thDIN 最小写允许宽度 tWWE37第4章 静态存储器的主要技术参数图4.6 描述写周期的开关参数38第4章 动态存储器(DRAM)n 三管存储单元图4.7 三管存储单元电路图39第4章 动态存储器(DRAM) 1.存储单

15、元和存储器原理存储单元和存储器原理（1）三管三管存储单元存储单元读出：读出：读出数据线高电位。读出读出数据线高电位。读出选择线高电位，选择线高电位，T3导通。导通。若：若：C存有电荷，存有电荷，T2导通导通，读出数据线通过，读出数据线通过T3,T2接接地，地，读出电压为低电平。读出电压为低电平。若若C无电荷，则无电荷，则T2截止，截止，读出数据线无变化读出数据线无变化40第4章 动态存储器(DRAM) 1.存储单元和存储器原理存储单元和存储器原理（1）三管三管存储单元存储单元写入：写入：写入数据线加写入信写入数据线加写入信号。写入选择线加高号。写入选择线加高电位，电位，T1导通，导通，C随随写

16、入信号而充电或放写入信号而充电或放电。电。若若T1截止，截止，C的电压的电压保持不变。保持不变。41第4章 动态存储器(DRAM)n 单管存储单元(4K位) 写入: 字线为高电平,T导通, 写1: 数据线为低电平,VDD通过T对Cs充电 写0: 数据线为高电平,Cs通过T放电 读出:数据线预充电至高电平; 当字线出现高电平后,T导通,若原来Cs充有电荷,则Cs放电,使数据线电位下降,经放大后,读出为1; 若原来Cs上无电荷,则数据线无电位变化,放大器无输出,读出为0. 读出后,若原来Cs充有电荷也被放掉了,和没有充电一样,因此读出是破坏性破坏性的,故读出后要立即对单元进行“重重写写”,以恢复原

17、信息n 三管存储单元(1K位)42第4章 动态存储器(DRAM) 1.存储单元和存储器原理存储单元和存储器原理（2）单管存储单元写入：写入：字线为字线为高电平高电平,T导通。若数据线为低（导通。若数据线为低（写写1）且）且Cs上无电荷，则上无电荷，则Vdd通过通过T对对Cs充电。充电。若数据线为高（写若数据线为高（写0）且）且Cs上有电荷，则上有电荷，则Cs 通过通过T放电。放电。若写入数据与原存数据若写入数据与原存数据相同，则相同，则Cs 上电荷保持上电荷保持不变。不变。43第4章 动态存储器(DRAM) 1.存储单元和存储器原理存储单元和存储器原理（2）单管存储单元读出：数据线预充电读出：

18、数据线预充电为为高高电平电平,当字线来高电平，当字线来高电平，T导通。若导通。若Cs上有电荷，则上有电荷，则通过通过T放电，使数据线电放电，使数据线电位下降。位下降。若若Cs上无电荷，数据线无上无电荷，数据线无电位变化。电位变化。在数据线上接一个读出放在数据线上接一个读出放大器可检测出大器可检测出Cs上电荷的上电荷的变化情况。判定存变化情况。判定存“0”还还是是“1”。44第4章 动态存储器(DRAM)n继继4K位动态存储器之后，又出现了位动态存储器之后，又出现了16K位、位、64K位、和位、和4M位的存储器。采用单管电路。位的存储器。采用单管电路。优点：线路简单，面积小，速度快。优点：线路简

19、单，面积小，速度快。缺点：读出是破坏性的。缺点：读出是破坏性的。 读出后要对单元进行读出后要对单元进行“重写重写”以恢复原信息以恢复原信息。 需要高灵敏度的读出放大器。需要高灵敏度的读出放大器。下面以16K1位动态存储器为例介绍其原理。45第4章 16K1动态存储器框图46第4章 16K1动态存储器框图说明 16K=214 地址码为14位,地址码分两批(每批7位)送至存储器.先送行地址,后送列地址. 16K位存储单元矩阵由两个64128阵列组成.读出信号保留在读出放大器中. 读出时,读出放大器又使相应的存储单元的存储信息自动恢复(重写重写),所以读出放大器读出放大器还用作再生放大器再生放大器.

20、 再生: 通过电容的充电来保存信息,但漏电阻的存在,其电荷会逐渐漏掉,从而使存储的信息丢失.因此,必须在电荷漏掉以前就进行充电,这充电过程称为. 读出过程就能使信息得以恢复,由于每列都有读出放大器,因此只要依次改变行地址,轮流对存储矩阵的每一行的所有单元同时进行读出,当把所有行全部读出一遍,就完成了再生47第4章 动态存储器(DRAM)（2）再生）再生再生（刷新）：为保证再生（刷新）：为保证DRAM存储信息不遭破坏存储信息不遭破坏，必须在电荷漏掉以前，进行充电，以恢复原来，必须在电荷漏掉以前，进行充电，以恢复原来的电荷，这一充电过程称为的电荷，这一充电过程称为再生再生或或刷新刷新。DRAM的刷

21、新一般应在的刷新一般应在2ms的时间内进行一次的时间内进行一次SRAM是以双稳态电路为存储单元的，因是以双稳态电路为存储单元的，因此不需刷新。此不需刷新。48n概念区别：概念区别：随机的，某个存储单元只有在破坏性读出之后：随机的，某个存储单元只有在破坏性读出之后才需要重写；才需要重写；：定时的，即使许多记忆单元长期未被访问，若不及时补：定时的，即使许多记忆单元长期未被访问，若不及时补充电荷的话，信息也会丢失。充电荷的话，信息也会丢失。 重写是按存储单元进行的，破坏重写是按存储单元进行的，破坏性地读出了哪个单元就只对这个单元重写，而不需要涉及其他性地读出了哪个单元就只对这个单元重写，而不需要涉及

22、其他的存储单元；而刷新则不论某个单元是否被读出均需要进行，的存储单元；而刷新则不论某个单元是否被读出均需要进行，所以是以存储体矩阵中的一行为单位进行的。所以是以存储体矩阵中的一行为单位进行的。第4章 动态存储器(DRAM)49第4章 动态存储器的工作方式 图4.10 动态存储器RAS、CAS与Adr的相互关系50第4章 动态存储器的工作方式 读工作方式读工作方式(WE=1)图4.11 动态存储器读工作方式时序图51第4章 动态存储器的工作方式 写工作方式写工作方式(WE=0)图4.12 动态存储器写工作方式时序图 52第4章 动态存储器的工作方式 读读-改写工作方式改写工作方式 图4.13 动

23、态存储器读-改写工作方式的时序图 53第4章 动态存储器的工作方式 页面工作方式页面工作方式图4.14 动态存储器页面读方式时序图u页面工作方式是地址分批输入的动态存储器特有的工作方式。 速度快 功耗小54 读工作方式 写工作方式 读-改写工作方式 在一个RAS周期内，先读出某一单元内容，然后再把新数据改写进该单元。 页面工作方式 保持RAS为低，改变列地址，实现对某一行的读写 减少两次输入地址带来的访问延迟,访问速度提高2到3倍 再生（刷新）工作方式n DRAM与SRAM的比较 DRAM每片容量大，引脚少; 价格低; 功率低; 但速度低，须再生第4章 动态存储器的工作方式 55第4章 静态和

24、动态存储器芯片特性 SRAM DRAM存储信息存储信息 触发器触发器 电容电容 破坏性读出破坏性读出 非非 是是需要刷新需要刷新 不要不要 需要需要 送行列地址送行列地址 同时送同时送 分两次送分两次送运行速度运行速度 快快 慢慢集成度集成度 低低 高高发热量发热量 大大 小小存储成本存储成本 高高 低低适用场合适用场合 Cache Cache 内存内存56第4章 非易失性半导体存储器 只读存储器(ROM) 掩膜式ROM，由芯片制造商在制造时写入内容 可编程序的只读存储器(PROM) 有熔丝式PROM，刚出厂的产品熔丝是全部接通的，使用前，用户根据需要断开某些单元的熔丝(写入) 可擦除可编程序

25、的只读存储器(EPROM) 产品出厂时,所有存储单元都不导通,当浮置栅注入电子后,存储单元将通导;当芯片用紫外线照射后,浮置栅上的电子将逸散,即整体擦除 可用电擦除的可编程序的只读存储器(E2PROM) 编程原理和EPROM同,但读写操作可按每个位或每字节进行(类似于SRAM),但每字节的写入周期要几毫秒,寿命为10万次. 快闪存储器(Flash Memory) 用电擦除,但只能整体擦除或分区擦除57第4章 非易失性半导体存储器 只读存储器只读存储器(ROM) 掩模式掩模式ROM由芯片制造商在制造时由芯片制造商在制造时写入内容，只能读不能在写入。写入内容，只能读不能在写入。2. 可编程序的只读

26、存储器可编程序的只读存储器(PROM) PROM可由用户根据需要写入内容，常可由用户根据需要写入内容，常见的熔丝式见的熔丝式PROM是以熔丝的接通和断是以熔丝的接通和断开来表示所存信息开来表示所存信息“0”和和“1”的的 用户用户根据需要断开某些单元的熔丝（写入）根据需要断开某些单元的熔丝（写入）。 断开后不能再接通，因此是一次性写入断开后不能再接通，因此是一次性写入的存储器。的存储器。58 3.可擦除可编程序的只读存储器可擦除可编程序的只读存储器（EPROM） 为了能多次修改 ROM中的内容，产生了 EPROM。其基本存储单元由一个管子组成，但与其他电路相比管于内多增加了一个浮置栅。图4.1

27、5 EPROM存储单元和编程电压59第4章 非易失性半导体存储器 4.可电擦可编程序只读存储器可电擦可编程序只读存储器（EEPROM） EEPROM的编程序原理与EPROM相同，但擦除原理完全不同，重复改写的次数有限制（因氧化层被磨损），一般为10万次。其读写操作可按每个位或每个字节进行，类似于SRAM，但每字节的写入周期要几毫秒，比SRAM长得多。60 5.快擦除读写存储器快擦除读写存储器（Flash Memory） Flash Memory是在 EPROM与 EEPROM基础上发展起来的。第4章 非易失性半导体存储器图4.16 Flash Memory存储单元和擦除电压 61第4章 半导体

28、存储器的类型存储器类型存储器类型种类种类可擦除性可擦除性写机制写机制易散失性易散失性RAM读-写存储器电，字节级电信号易散失ROM只读存储器不能掩膜位写非散失PROM只读存储器不能电信号非散失EPROM写一次读多次紫外线芯片级电信号非散失EEPROM写多次读多次电，字节级电信号非散失Flash写多次读多次电，块级电信号非散失62第4章 存储器的主要应用存储器应用SRAM cache(高速缓冲存储器)DRAM 计算机主存储器ROM 固定程序,微程序控制存储器PROM 用户自编程序,用于工业控制机或电器中EPROM 用户编写并可修改程序 或产品试制阶段试编程序EEPROM IC卡上存储信息Flas

29、h Memory 固态盘,IC卡63第4章 DRAM的研制与发展 近年来，开展了基于DRAM结构的研究与发展工作，现简单介绍目前使用的类型于下； 1. 增强型 DRAM (EDRAM) 增强型DRAM(EDRAM)改进了CMOS制造工艺，使晶体管开关加速，其结果使EDRAM的存取时间和周期时间比DRAM减少一半，而且在EDRAM芯片中还集成了小容量的SRAMcache. 2. cache DRAM (CDRAM)其原理与EDRAM相似，其主要差别是SRAMcache的容量较大，且与真正的cache 原理相同。64 3. EDO DRAM 扩充数据输出（extended data out简称ED

30、O），它在完成当前内存周期前即可开始下一内存周期的操作,因此能提高数据带宽或传输率。 第4章 DRAM的研制与发展65 4.同步DRAM（SDRAM） 具有新结构和新接口的SDRAM已被广泛应用于计算机系统中、它的读写周期（10n15ns）比EDO DRAM（20ns30ns）快，取代了EDO DRAM。 典型的DRAM是异步工作的，处理器送地址和控制信号到存储器后，等待存储器进行内部操作（选择行线和列线读出信号放大并送输出缓冲器等），因而影响了系统性能。而SDRAM与处理器之间的数据传送是同步的，在系统时钟控制下，处理器送地址和控制命令到SDRAM后，在经过一定数量（其值是已知的）的时钟周期

31、后，SDRAM完成读或写的内部操作、在此期间，处理器可以去进行其他工作，而不必等待之。66同步动态RAMSDRAM采用成组传送方式,除了传送第一个数据需要地址建立时间和行线充电时间以外,在以后顺序读出数据时,均可省去上述时间.SDRAM内有方式寄存器和控制逻辑,允许设置成组传送数据长度允许设定SDRAM接收命令到传送数据的等待时间即它有一个256字节的EEPROM,其中存放内存的速度,容量,电压与行,列地址带宽SDRAM有两个存储体提供了并行操作的机会.67 5.Rambus DRAM(RDRAM) 该芯片采取垂直封装，所有引出针都从一边该芯片采取垂直封装，所有引出针都从一边引出，使得存储器的

32、装配非常紧凑。它与引出，使得存储器的装配非常紧凑。它与CPU之间传送数据是通过专用的之间传送数据是通过专用的RDRAM总总线进行的，而且不用通常的线进行的，而且不用通常的RAS,CAS,WE和和CE信号。信号。 RambusRambus得到得到 IntelIntel公司的支持，其高公司的支持，其高档档的的 Pentium Pentium 处处理器采用了理器采用了 Rambus DRAMRambus DRAM结构结构。 686.集成随机存储器（IRAM） 将整个DRAM系统集成在一个芯片内，包括存储单元阵列、刷新逻辑、裁决逻辑、地址分时、控制逻辑及时序等、片内还附加有测试电路。 习惯上所说的RA

33、M条,包括存储单元阵列,刷新逻辑,裁决逻辑,地址分时,控制逻辑及时序. 30pin SIMM 始用于80286 72pin SIMM 始用于80486 168pin DIMM 始用于Pentiun(PC66, PC100, PC133)7. ASIC RAM 根据用户需求而设计的专用存储器芯片，它以RAM为中心，并结合其他逻辑功能电路。例如，视频存储器（video memory）是显示专用存储器，它接收外界送来的图像信息然后向显示系统提供高速串行信息。8.DDR SDRAM双倍速率SDRAM69第4章 半导体存储器的组成与控制 u存储芯片的引脚封装存储芯片的引脚封装70 常用的半导体存储器芯片

34、有多字一位片和常用的半导体存储器芯片有多字一位片和多字多位片，（多字多位片，（4位、位、8位），如位），如16M位容量的位容量的芯片可以有芯片可以有16M1位和位和4M4位等形式。位等形式。 一个存储器芯片的容量有限，因此，应一个存储器芯片的容量有限，因此，应用中需进行扩展。包括用中需进行扩展。包括位扩展位扩展和和字扩展字扩展。第4章 半导体存储器的组成与控制 从字长方向扩展从字长方向扩展 从字数方向扩展从字数方向扩展 从字长和字数方向扩展从字长和字数方向扩展71第4章 半导体存储器的组成与控制 n位扩展 对数据位进行扩展（并联）n字扩展 对地址空间进行扩展（串联）特点：地址线、片选特点：地址

35、线、片选CS、读写控制相并联。、读写控制相并联。 数据线分别引出。数据线分别引出。72第4章 （1）位扩展（2）字扩展）字扩展n字扩展指的是：增加存储器中字的数量。字扩展指的是：增加存储器中字的数量。连接方式：将各芯片的地址线、数据线、读写控制连接方式：将各芯片的地址线、数据线、读写控制线相应并联，由片选信号来区分各芯片的地址范围。线相应并联，由片选信号来区分各芯片的地址范围。例：用例：用4个个16K 8位芯片组成位芯片组成64K 8位的存储器。位的存储器。地址线地址线 A15A14 A13A12 A11A10 A9A8 A7A6 A5A4 A3A2 A1A0 0 0 0 0 , 0 0 0

36、0, 0 0 0 0, 0 0 0 0 0000H 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFH74第4章 字扩展 0000H 3FFFH4000H 7FFFH8000H BFFFHC000H FFFFH75 在同一时间内在同一时间内4个芯片中只能有一个芯片被选个芯片中只能有一个芯片被选中。中。A15A14=00，选中第一片，选中第一片，A15A14=01，选中第，选中第二片，二片，。4个芯片的地址分配如下：个芯片的地址分配如下：第一片第一片 最低地址最低地址 0000 0000 0000 0000B 0000H 最高地址最高地址 0011 111

37、1 1111 1111B 3FFFH第二片第二片 最低地址最低地址 0100 0000 0000 0000B 4000H 最高地址最高地址 0111 1111 1111 1111B 7FFFH第三片第三片 最低地址最低地址 1000 0000 0000 0000B 8000H 最高地址最高地址 1011 1111 1111 1111B BFFFH第四片第四片 最低地址最低地址 1100 0000 0000 0000B C000H 最高地址最高地址 1111 1111 1111 1111B FFFFH第4章 字扩展 76第4章 主存储器与CPU的连接n 1、根据、根据CPU芯片提供的地址线数目，

38、确定芯片提供的地址线数目，确定CPU访存的地访存的地址范围，并写出相应的二进制地址码；址范围，并写出相应的二进制地址码；n 2、根据地址范围的容量，确定各种类型存储器芯片的数、根据地址范围的容量，确定各种类型存储器芯片的数目和扩展方法；目和扩展方法；n 3、分配、分配CPU地址线。地址线。CPU地址线的低位地址线的低位（数量存储芯（数量存储芯片的地址线数量）直接连接片的地址线数量）直接连接存储芯片的地址线存储芯片的地址线；CPU高高位地址线位地址线皆参与形成存储芯片的皆参与形成存储芯片的片选信号片选信号；n 4、连接数据线、连接数据线、R/W#等其他信号线，等其他信号线，MREQ#信号一般信号

39、一般可用作地址译码器的使能信号。可用作地址译码器的使能信号。n 需要说明的是，主存的扩展及与需要说明的是，主存的扩展及与CPU连接在做法上并不连接在做法上并不唯一，应该具体问题具体分析唯一，应该具体问题具体分析 77(3)字位扩展字位扩展 如果一个存储容量为如果一个存储容量为M N位位 所用芯片规格为所用芯片规格为L K位位 那么这个存储器共用那么这个存储器共用 个芯片个芯片例如：要组成例如：要组成16M 8位的存储器系统，位的存储器系统，需多少片需多少片4M 1位的芯片？位的芯片？l 16M/4M 8/1= 32片片若有芯片规格为若有芯片规格为1M 8位位l则需则需16M/1M 8/8= 1

40、6片片第4章 字位扩展79第4章 例题n 例：例：设设CPU有有16根地址线，根地址线，8根数据线，并用根数据线，并用MREQ#作作访存控制信号（低电平有效），用访存控制信号（低电平有效），用R/W#作读作读/写控制信号写控制信号（高电平为读，低电平为写）。现有下列存储芯片：（高电平为读，低电平为写）。现有下列存储芯片：1K*4位位SRAM；4K*8位位SRAM；8K*8位位SRAM；2K*8位位ROM；4K*8位位ROM；8K*8位位ROM；及；及3：8译码器和译码器和各种门电路。各种门电路。n 要求：要求：主存的地址空间满足下述条件：最小主存的地址空间满足下述条件：最小8K地址为系地址为系

41、统程序区（统程序区（ROM区），与其相邻的区），与其相邻的16K地址为用户程序地址为用户程序区（区（RAM区），最大区），最大4K地址空间为系统程序区（地址空间为系统程序区（RAM区）。区）。n 请画出存储芯片的片选逻辑，存储芯片的种类、片数请画出存储芯片的片选逻辑，存储芯片的种类、片数n 画出画出CPU与存储器的连接图。与存储器的连接图。80第4章 例题：首先根据题目的地址范围写出相应的二进制地址码。首先根据题目的地址范围写出相应的二进制地址码。81第4章 例题第二步：选择芯片第二步：选择芯片 最小最小8K系统程序区系统程序区8K*8位位ROM，1片片 16K用户程序区用户程序区8K*8位位

42、SRAM， 2片；片； 4K系统程序工作区系统程序工作区4K*8位位SRAM， 1片。片。第三步，分配第三步，分配CPU地址线。地址线。 CPU的低的低13位地址线位地址线A12A0与与1片片8K*8位位ROM和两片和两片8K*8位位SRAM芯片提供的地址线相连；芯片提供的地址线相连；将将CPU的低的低12位地址线位地址线A11A0与与1片片4K*8位位SRAM芯片提供的地址线相连。芯片提供的地址线相连。第四步，译码产生片选信号。第四步，译码产生片选信号。82第4章 例题83 CPU要实现对存储单元的访问，首先要选要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的芯择存储芯

43、片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行片中依地址码选择出相应的存储单元，以进行数据的存取，这称为字选。片内的字选是由数据的存取，这称为字选。片内的字选是由CPU送出的送出的N条低位地址线完成的，地址线直条低位地址线完成的，地址线直接接到所有存储芯片的地址输入端（接接到所有存储芯片的地址输入端（N由片内由片内存储容量存储容量2N决定）。而存储芯片的片选信号则决定）。而存储芯片的片选信号则大多是通过高位地址译码后产生的。大多是通过高位地址译码后产生的。 片选信号的译码方法又可细分为片选信号的译码方法又可细分为线选法、线选法、全译码法和部分译码法全译码法和部分译码法

44、。 l存储芯片的地址分配和片选84 线选法就是用除片内寻址外的高位地址线直线选法就是用除片内寻址外的高位地址线直接（或经反相器）分别接至各个存储芯片的片选接（或经反相器）分别接至各个存储芯片的片选端，当某地址线信息为端，当某地址线信息为“0”时，就选中与之对应时，就选中与之对应的存储芯片。请注意，这些片选地址线每次寻址的存储芯片。请注意，这些片选地址线每次寻址时只能有一位有效，不允许同时有多位有效，这时只能有一位有效，不允许同时有多位有效，这样才能保证每次只选中一个芯片（或组）。样才能保证每次只选中一个芯片（或组）。 线选法的优点是不需要地址译码器，线路简线选法的优点是不需要地址译码器，线路简

45、单，选择芯片无须外加逻辑电路，但仅适用于连单，选择芯片无须外加逻辑电路，但仅适用于连接存储芯片较少的场合。同时，线选法不能充分接存储芯片较少的场合。同时，线选法不能充分利用系统的存储器空间，且把地址空间分成了相利用系统的存储器空间，且把地址空间分成了相互隔离的区域，给编程带来了一定的困难。互隔离的区域，给编程带来了一定的困难。1.线选法85 全译码法将除片内寻址外的全部高全译码法将除片内寻址外的全部高位地址线都作为地址译码器的输入，译码位地址线都作为地址译码器的输入，译码器的输出作为各芯片的片选信号，将它们器的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存分别接到存储芯片

46、的片选端，以实现对存储芯片的选择。储芯片的选择。 全译码法的优点是每片（或组）芯全译码法的优点是每片（或组）芯片的地址范围是唯一确定的，而且是连续片的地址范围是唯一确定的，而且是连续的，也便于扩展，不会产生地址重叠的存的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高。储区，但全译码法对译码电路要求较高。 2.全译码法86 所谓部分译码即用除片内寻址外的高位地址的一所谓部分译码即用除片内寻址外的高位地址的一部分来译码产生片选信号。如用部分来译码产生片选信号。如用4片片2K8的存储芯的存储芯片组成片组成8K8存储器，需要存储器，需要4个片选信号，因此只需个片选信号，因此只需要

47、用两位地址线来译码产生。要用两位地址线来译码产生。 由于寻址由于寻址8K8存储器时未用到高位地址存储器时未用到高位地址A19A13，所以只要，所以只要A12=A11=0，而无论，而无论A19A13取何值，取何值，均选中第一片；只要均选中第一片；只要A12=0，A11=1，而无论，而无论A19A13取何值，均选中第二片取何值，均选中第二片也就是说，也就是说，8K RAM中的中的任一个存储单元，都对应有任一个存储单元，都对应有2(20-13)=27个地址，这种一个地址，这种一个存储单元出现多个地址的现象称地址重叠。个存储单元出现多个地址的现象称地址重叠。 从地址分布来看，这从地址分布来看，这8KB

48、存储器实际上占存储器实际上占用了用了CPU全部的空间（全部的空间（1MB）。每片）。每片2K8的的存储芯片有存储芯片有(1/4) M=256K的地址重叠区。的地址重叠区。3.部分译码872. 存储控制存储控制n 在存储器中，往往需要增设附加电路、这些附加电路包括地址多路转换线路、地址选通、刷新逻辑，以及读/写控制逻辑等。 n在大容量存储器芯片中，为了减少芯片地址线引出端数目将地址码分两次送到存储器芯片，因此芯片地址线引出端减少到地址码的一半。 n刷新逻辑是为动态MOS随机存储器的刷新准备的、通过定时刷新、保证动态MOS存储器的信息不致丢失。88通常，在再生过程中只改变行选择线地址，每通常，在再

49、生过程中只改变行选择线地址，每次再生一行依次对存储器的每一行进行读出，就次再生一行依次对存储器的每一行进行读出，就可完成对整个可完成对整个RAM的刷新。的刷新。 从上一次对整个存储器刷新结束下一次对整个从上一次对整个存储器刷新结束下一次对整个存储器全部刷新一遍为止，这一段时间间隔称作存储器全部刷新一遍为止，这一段时间间隔称作再生周期再生周期，又叫，又叫刷新周期刷新周期，一般为，一般为2ms。动态动态MOS存储器采用存储器采用“读出读出”方式进行刷新、方式进行刷新、因为在读出过程中恢复了存储单元的因为在读出过程中恢复了存储单元的MOS栅极栅极电容电荷并保持原单元的内容，所以读出过程电容电荷并保持

50、原单元的内容，所以读出过程就是再生过程。就是再生过程。89n 刷新周期：刷新周期：从上一次刷新结束到下一次对整个从上一次刷新结束到下一次对整个DRAMDRAM全部刷全部刷新一遍为止，这一段时间间隔称为刷新周期。新一遍为止，这一段时间间隔称为刷新周期。n 刷新操作：刷新操作：即是即是按行来执行内部的读操作按行来执行内部的读操作。由刷新计数器。由刷新计数器产生行地址，选择当前要刷新的行，产生行地址，选择当前要刷新的行，读即刷新读即刷新，刷新一行，刷新一行所需时间即是一个存储周期。所需时间即是一个存储周期。n 刷新行数：刷新行数：单个芯片的单个矩阵的行数。单个芯片的单个矩阵的行数。n对于内部包含多个

51、存储矩阵的对于内部包含多个存储矩阵的芯片芯片，各个矩阵的同一，各个矩阵的同一行是被同时刷新的。行是被同时刷新的。n对于对于多个芯片多个芯片连接构成的连接构成的DRAMDRAM，DRAMDRAM控制器将选中所控制器将选中所有芯片的同一行来进行逐行刷新。有芯片的同一行来进行逐行刷新。n 单元刷新间隔时间：单元刷新间隔时间：DRAMDRAM允许的最大信息保持时间；一般允许的最大信息保持时间；一般为为2ms2ms。n 刷新方式刷新方式：集中式刷新、分散式刷新和异步式刷新。：集中式刷新、分散式刷新和异步式刷新。4.8 2.存储控制90（l）集中刷新）集中刷新 集中式刷新指在一个刷新周期内，利用一段固定的

52、时间依次对集中式刷新指在一个刷新周期内，利用一段固定的时间依次对存储器的所有行逐一再生，在此期间停止对存储器的读和写存储器的所有行逐一再生，在此期间停止对存储器的读和写 。n通常有两种刷新方式通常有两种刷新方式例如，一个存储器有1024行，系统工作周期为200ns。RAM刷新周期为2ms。这样，在每个刷新周期内共有 10 000个工作周期，其中用于再生的为 1024个工作周期，用于读和写的为 8 976个工作周期。即(2ms/200ns)-1024=8976。p 集中刷新的缺点缺点是在集中刷新期间不能访问存储器，这一段时间称为“死区”，而且存储容量越大，死区就越长。91集中刷新集中刷新分析分析

53、 在一个刷新间隔内，利用一段固定的时间依次对存储器的所有行逐一再生，在此期间停止对存储器的读和写 。 对具有1024个记忆单元（排列成32*32的存储矩阵）的存储芯片进行刷新，刷新是按行进行的，且每刷新一行占用一个存取周期，所 以共需32个周期以完成全部记忆单元的刷新。 假设存取周期为500ns（0.5s）,则在2ms内共可以安排4000个存取周期，从03967个周期内进行读写操作或保持，而从38683999最后32个周期内集中安排刷新操作，如图所示。 刷新间隔（刷新间隔（2 ms）读写操作读写操作刷新刷新013967396839993968个周期（个周期（1984 s）32个周期（个周期（1

54、6 s）92（2）分布式刷新）分布式刷新(分散刷新分散刷新)n在在2ms时间内时间内分散地分散地将将1024行刷新一遍。行刷新一遍。n具体做法是：将刷新周期除以行数，得到两具体做法是：将刷新周期除以行数，得到两次刷新操作之间的时间间隔次刷新操作之间的时间间隔t,利用逻辑电路每隔利用逻辑电路每隔时间时间t产生一次刷新请求。产生一次刷新请求。n动态动态MOS存储器的刷新需要有硬件电路的支存储器的刷新需要有硬件电路的支持包括持包括刷新计数器刷新计数器、刷新访存裁决刷新访存裁决，刷新控制刷新控制逻辑逻辑等。这些线路可以集中在等。这些线路可以集中在RAM存储控制存储控制器芯片中。器芯片中。93分散刷新分

55、散刷新分析分析 将刷新操作分散到每个存取周期内进行，此时系统的存取周期被分为两部分：前一部分时间前一部分时间进行读写操作或保持，后一部分后一部分时间时间进行刷新操作。在一个系统的存取周期内刷新存储矩阵中的一行。 此方式增加了系统的存取周期，如存储芯片的存储周期为0.5s，则系统的存取周期应为1s.仍以32*32矩阵为例，整个存储芯片刷新一遍需要32s，如图所示。没有死区，但是缺点：没有死区，但是缺点：加长了存取周期，降低速度；刷新过于频繁（每32s 就重复刷新）。刷新间隔（刷新间隔（32 s）周期周期0周期周期1周期周期31读写读写读写读写读写读写刷新刷新刷新刷新刷新刷新94（3）异步刷新）异

56、步刷新(分布式刷新分布式刷新) 是前两种方式的结合。充分利用了最大刷新间隔时间，把刷新操作平均分配到整个最大刷新间隔时间内进行。有： 相邻两行的刷新间隔相邻两行的刷新间隔=最大刷新间隔时间最大刷新间隔时间行数行数 对于32*32矩阵在2ms内需要将32行刷新一遍，所以相邻两行的刷新时间间隔=2ms 32=62.5s,即每隔62.5s安排一个刷新周期，在刷新时封锁读写。如图所示。虽然有死区，但比集中方式的死区小的多，仅为虽然有死区，但比集中方式的死区小的多，仅为0.5s；这样可以避免使CPU等待过长时间，减少刷新次数。其实，一般可以把刷新操作安排在CPU不访问存储器的空闲时间内，这样更好但是控制

57、比较复杂，实现比较困难。刷新间隔（刷新间隔（2 ms）读写读写读写读写读写读写刷新刷新刷新刷新刷新刷新62s0.5s62.5s62.5s95 刷新对刷新对CPU是透明的。是透明的。 每一行中各记忆单元同时被刷新，每一行中各记忆单元同时被刷新，故刷新操作时仅需要故刷新操作时仅需要行地址行地址，不需要列，不需要列地址。地址。 刷新操作类似于读出操作，但不刷新操作类似于读出操作，但不需要信息输出。另外，刷新时不需要加需要信息输出。另外，刷新时不需要加片选信号，即整个存储器中的所有芯片片选信号，即整个存储器中的所有芯片同时被刷新。同时被刷新。 因为所有芯片同时被刷新，所以因为所有芯片同时被刷新，所以在

58、考虑刷新问题时，在考虑刷新问题时，应当从单个芯片的应当从单个芯片的存储容量着手，而不是从整个存储器的存储容量着手，而不是从整个存储器的容量着手。容量着手。DRAM的刷新要注意的问题的刷新要注意的问题96举例：举例：Intel 8203 DRAM控制器控制器为控制为控制2117，2118和和2164 DRAM芯片而设计的。芯片而设计的。 2117，2118是是16K 1位的位的DRAM芯片芯片,2164 是是64K 1位的位的DRAM芯片。芯片。因此，因此， Intel 8203 有有16K和和64K两种工作模两种工作模式。式。97地址处理部分地址处理部分时序处理部分时序处理部分AL0AL7,A

59、H0AH7输出信号：输出信号：OUT0OUT7输入：输入：RD,WR， B0B1, REFRQ输出：输出：WE,CAS, RAS0RAS3输入：输入：RD,WR， B0B1, REFRQ输出：输出：WE,CAS, RAS0RAS3983. 存储校验线路存储校验线路 计算机在运行过程中，主存储器和计算机在运行过程中，主存储器和CPU、各种外设频繁地交换数据，由于各种原因，数各种外设频繁地交换数据，由于各种原因，数据在存储过程中有可能出错，所以，一般在主据在存储过程中有可能出错，所以，一般在主存储器中设置校验线路。存储器中设置校验线路。常见的是奇偶校验和海明码校验。常见的是奇偶校验和海明码校验。9

60、94.8 高速存储器 解决问题：解决问题：弥补弥补CPU与主存速度上的差异。与主存速度上的差异。从存储器角度，解决问题的有效途径：从存储器角度，解决问题的有效途径： 主存采用更高速的技术来缩短存储器的主存采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长；读出时间，或加长存储器的字长； 采用并行操作的采用并行操作的多端口存储器多端口存储器； 在在CPU和主存之间加入一个和主存之间加入一个高速缓冲存高速缓冲存储器储器（Cache），以缩短读出时间；），以缩短读出时间； 在每个存储器周期中存取几个字（在每个存储器周期中存取几个字（多体多体交叉存储交叉存储）。）。 4.8 双端口存储器 常规