计算机组成原理王诚刘卫东 4_1

1、第三单元第三单元 ： 第四章第四章层次存储器系统层次存储器系统第一讲第一讲. 层次存储器系统概述及主存储器层次存储器系统概述及主存储器第二讲第二讲. 动态存储器和动态存储器和TEC-2000计算机的存储器设计计算机的存储器设计第三讲第三讲. 高速缓冲存储器的组成与运行高速缓冲存储器的组成与运行原理原理第四讲第四讲. 虚拟存储器的运行原理虚拟存储器的运行原理第五讲第五讲. 磁表面存储设备的存储原理与组成磁表面存储设备的存储原理与组成 磁盘阵列与容错技术磁盘阵列与容错技术第六讲第六讲. 光盘的存储原理与组成光盘的存储原理与组成 本单元内容复习与小结本单元内容复习与小结第三单元 层次存储器系统第一讲

2、 层次存储器系统概述和静态存储器刘卫东内容提要 存储器系统概述 存储器系统设计目标 需要解决的问题 解决方案 主存储器的组成与原理输入设备输入设备输出设备输出设备入出接口和总线入出接口和总线外存设备外存设备主存储器主存储器高速缓存高速缓存控控 制制 器器运运 算算 器器计算机硬件系统计算机硬件系统存储器作用 计算机中用来存放程序和数据的部件，是Von Neumann结构计算机的重要组成。 1937年，图灵提出存储程序概念，图灵机使计算机走向通用。 程序和数据的特点 源程序、汇编程序、机器语言程序 各种类型的数据 共同点：二进制数串存储器要求 能够有两个稳定状态来表示二进制中的“0”和“1” 容

3、易识别 两个状态能方便地进行转换 几种常用的存储介质 磁介质、触发器、电容、光盘WRITEREAD与其它部件之间的关系与其它部件之间的关系 是计算机中存储正处在运行中的程序和数据是计算机中存储正处在运行中的程序和数据(或一部分或一部分) 的部件，的部件， 通过地址通过地址 数据数据 控制控制 三类总线与三类总线与 CPU、与其它部件连通；、与其它部件连通； CPU MainMemoryAB k 位（给出地址）位（给出地址）DB n 位（传送数据）位（传送数据）READY存储器分类寄存器 Register高速缓存 Cache主存储器 Main Memory磁盘 Disk磁带 Tape 光盘 Co

4、mpact Disc辅助存储器主存储器几种主要存储器比较RegisterCacheMain MemoryMagnetic DiskTapeOptical Disk速度可靠性CPU访问频度容量价格/ 位存储器系统的设计目标 尽可能快的存取速度 应能基本满足CPU对数据的要求 尽可能大的存储空间 可以满足程序对存储空间的要求 尽可能低的单位成本（价格/位） 用户能够承受的范围内 较高的可靠性CPU与DRAM性能比较处理器性能每年处理器性能每年增长增长60%动态存储器性能每年增长9%11010010001980198119831984198519861987198819891990199119921

5、9931994199519961997199819992000DRAMCPU1982CPU与主存储器的性能差与主存储器的性能差异，每年增长异，每年增长50%性能性能摩尔定律年份年份微电子技术发展趋势 DRAMYearSizeCycle Time198064 Kb250 ns1983256 Kb220 ns19861 Mb190 ns19894 Mb165 ns199216 Mb145 ns199564 Mb120 ns 容量容量速度速度逻辑电路逻辑电路: 2倍倍/ 3 年年2倍倍/ 3 年年DRAM:4倍倍/ 3 年年2倍倍/ 10 年年磁盘磁盘:4倍倍/ 3 年年2倍倍/ 10 年年1000

6、:1!2:1!DRAM的发展年代容量价格（$/MB）总访问时间(新行/列)列访问时间(现访问行)198064 Kbit1500250 ns150 ns1983256 Kbit500185 ns100 ns19851 Mbit200135 ns40 ns19894 Mbit50110 ns40 ns199216 Mbit1590 ns30 ns199664 Mbit1060 ns20 ns存储器对性能的影响 假定某台计算机的处理器工作在： 主频 = 1GHz (机器周期为1 ns) CPI = 1.1 50% 算逻指令, 30% 存取指令, 20% 控制指令 再假定其中10% 的存取指令会缺失，

7、需要50个周期的延迟。（当前主存的典型值） CPI = 理想 CPI + 每条指令的平均延迟= 1.1 + (0.30 x 0.10 x 50)= 1.1 cycle + 1.5 cycle = 2. 6 CPI! 也就是说，处理器58 %的时间花在等待存储器给出数据上面! 每 1% 的指令缺失将给CPI附加 0.5个周期!目标:大容量、高速度、低价格的存储器 目前现实: 大容量存储器速度慢, 快速存储器容量小 如何实现我们的目标呢？ 层次存储器系统 采用并行技术层次存储器系统层次存储器系统 选用生产与运行选用生产与运行成本不同成本不同的、存储的、存储容量不容量不同同的、读写的、读写速度不同速

8、度不同的多种存储介质，组成一的多种存储介质，组成一个统一的存储器系统，使每种介质都处于不同个统一的存储器系统，使每种介质都处于不同的地位，发挥不同的作用，充分发挥各自在的地位，发挥不同的作用，充分发挥各自在速速度度容量容量成本成本方面的优势，从而达到最优性方面的优势，从而达到最优性能价格比，以满足使用要求。能价格比，以满足使用要求。 例如，用容量更小但速度最快的例如，用容量更小但速度最快的 SRAM芯芯片组成片组成 CACHE，容量较大速度适中的，容量较大速度适中的 DRAM芯片组成芯片组成 MAIN MEMORY，用容量特大但速度，用容量特大但速度极慢的磁盘设备构成极慢的磁盘设备构成 VIR

9、TUAL MEMORY。程序运行的程序运行的局部性原理局部性原理程序运行时的程序运行时的局部性原理局部性原理表现在：表现在： 在一小段在一小段时间时间内，最近被访问过的程序和内，最近被访问过的程序和 数据很可能再次被访问数据很可能再次被访问在在空间空间上上 这些这些被访问的程序和数据被访问的程序和数据 往往集中在一小片存储往往集中在一小片存储区区 在访问在访问顺序顺序上，指令顺序执行比转移执行上，指令顺序执行比转移执行 的可能性大的可能性大 (大约大约 5:1 ) 合理地把程序和数据分配在不同存储介质中合理地把程序和数据分配在不同存储介质中程序的局部性原理 程序在一定的时间段内通常只访问较小的

10、地址空间 两种局部性： 时间局部性 空间局部性地址空间访问概率 层次之间应满足的原则层次之间应满足的原则(1). 一致性原则一致性原则：处在不同层次存储器中的：处在不同层次存储器中的 同一个信息应保持相同的值。同一个信息应保持相同的值。(2). 包含性原则包含性原则： 处在内层的信息一定被包含处在内层的信息一定被包含 在其外层的存储器中，反之则不成立在其外层的存储器中，反之则不成立, 即内层存储器中的全部信息，即内层存储器中的全部信息， 是其相邻外层存储器中一部分信息的是其相邻外层存储器中一部分信息的 复制品复制品 。 扩展存储器系统 当前主要使用“cache”来弥补处理器和存储器之间的性能鸿

11、沟ControlDatapathMemoryProcessorMemoryMemoryMemoryMemoryFastestSlowestSmallestBiggestHighestLowestSpeed:Size:Cost:现代计算机的层次存储器系统 利用程序的局部性原理: 以最低廉的价格提供尽可能大的存储空间 以最快速的技术实现高速存储访问ControlDatapathSecondaryStorage(Disk)ProcessorRegistersMainMemory(DRAM)SecondLevelCache(SRAM)On-ChipCache1nsMilliseconds GBSpee

12、d (ns):10ns50-100nsMB-GB100sSize (bytes):KB-MBTertiaryStorage(Disk)SecondsTerabytes并行技术 主存的一体多字 一个读写体，每次多个字 单字多体 多个读写体，交叉编址24WRITEREAD主存储器主存储器 是计算机中存储正处在运行中的程序和数据是计算机中存储正处在运行中的程序和数据(或一部分或一部分) 的部件，的部件， 通过地址通过地址 数据数据 控制控制 三类总线与三类总线与 CPU、与其它部件连通；、与其它部件连通； CPU MainMemoryAB k 位（给出地址）位（给出地址）DB n 位（传送数据）位（

13、传送数据）READY地址总线地址总线 AB 的位数决定了可寻址的最大内存空间，的位数决定了可寻址的最大内存空间，数据总线数据总线 DB 的位数与工作频率的乘积正比于最高数据入出量，的位数与工作频率的乘积正比于最高数据入出量，控制总线控制总线 CB 指出总线周期的类型和指出总线周期的类型和本次入出操作完成的时刻本次入出操作完成的时刻。例如，例如，k= 32 位位n= 64 位位地址总线 地址总线用于选择主存储器的一个存储单元（字或字节），其位数决定了能够访问的存储单元的最大数目，称为最大可寻址空间。例如，当按字节寻址时，20位的地址可以访问1MB的存储空间，32位的地址可以访问4GB的存储空间。

14、数据总线 数据总线用于在计算机各功能部件之间传送数据，数据总线的位数（总线的宽度）与总线时钟频率的乘积，与该总线所支持的最高数据吞吐（输入/输出）能力成正比。控制总线 控制总线用于指明总线的工作周期类型和本次入/出完成的时刻，总线的工作周期可以包括主存储器读周期、主存储器写周期、I/O设备读周期、I/O设备写周期，即用不同的总线周期来区分要用哪个部件（主存或I/O 设备）和操作的性质（读或写）；还有直接存储器访问（DMA）总线周期等。主存储器的读写过程主存储器的读写过程 数据寄存器数据寄存器 读过程读过程: 给出地址给出地址 主存储体主存储体 给出片选与读命令给出片选与读命令 保存读出内容保存

15、读出内容 写过程写过程: 给出地址给出地址 给出片选与数据给出片选与数据 地址寄存器地址寄存器 给出写命令给出写命令/WE/CS0/CS1静态存储器存储原理6-Transistor SRAM Cellbitbitword(row select)bitbitword 写1.给位线（bit）要写的信号值，2. 选中字线 读1. 选中字线2. 被选中单元的值被送到位线上3. 信号放大器检测到信号，并输出replaced with pullupto save area1001静态存储器读写过程静态存储器芯片地址总线AB数据总线DB片选信号/CS读写信号/WESRAM典型时序写时序:D读时序:WE_LA

16、写保持时间写建立时间ADOE_L2Nwordsx M bitSRAMNMWE_L写入数据写入地址OE_LHigh Z读地址Junk读访问时间读出数据读访问时间读出数据读地址静态存储器字、位扩展静态存储器字、位扩展 看教学计算机系统的存储器实际组成的例子。该存储器的看教学计算机系统的存储器实际组成的例子。该存储器的容量为容量为 4096 个字，每个字的字长为个字，每个字的字长为 16 位。存储器芯片选用位。存储器芯片选用 有有 2048 个存储单元、每个存储单元由个存储单元、每个存储单元由 8 位组成的静态存储器芯片位组成的静态存储器芯片LS6116，为此，必须用两块芯片实现，为此，必须用两块芯

17、片实现 由由 2048 个存储单元扩展个存储单元扩展容量到容量到 4096个存储单元（字扩展），再用两块芯片实现个存储单元（字扩展），再用两块芯片实现 由由 8 位长度扩展长度到位长度扩展长度到 16 位字长（位扩展），共用位字长（位扩展），共用 4 片芯片。片芯片。 为访问为访问 2048 个存储单元，需要使用个存储单元，需要使用 11 位地址，应把地址位地址，应把地址总线的低总线的低 11 位地址送到每个存储器芯片的地址引脚；位地址送到每个存储器芯片的地址引脚； 对地址总线的高位部分进行译码，产生的译码信号送到相对地址总线的高位部分进行译码，产生的译码信号送到相应的存储器芯片的片选信号引脚应的存储器芯片的片选信号引脚 /CS，用于选择让哪一个地址，用于选择让哪一个地址范围内的存储器芯片工作，保证不同存储器芯片在时间上以互范围内的存储器芯片工