数字电路考试题

1、-精选文档 -三、化简与画图（每题5分，共 4题）1、公式法化简逻辑函数（P49 第一章习题18 （1 ）、（ 2 ）2、卡诺图法化简逻辑函数（P50 第一章习题21 （ 1 ）、（ 2 ）3、画图（ P193 第四章习题1 、 2 ）4、画图（ P194 第四章习题5 、 8 ）18 用公式法化简逻辑函数：（ 1） FABACBCABCD（2）FABACBCCDD解 （1） FABACBCABCDABACBCAB （AB）CABABCABC（2）FABACBCCDDABACBCCDABCABCDABCCD121 试用卡诺图法将逻辑函数化为最简与- 或式：（ 1 ）F（ A， B， C）= m

2、 （ 0， 1 ， 2 ， 4 ， 5 ， 7）（ 2 ）F（ A， B， C，D） = m （ 4， 5 ， 6 ， 7 ， 8 ， 9， 10 ， 11 ， 12 ，13 ）解： （1）（ 2 ）FCD00011110AB000000F BC00011110011111A0110111110011110101111F(A,B,C)BA CACFABABBC可编辑-精选文档 -1由或非门构成的基本 SR 锁存器如图 P4.1 所示，已知输入端 S、 R 的电压波形，试画出与之对应的 Q 和 Q 的波形。G1R1QRS1QSQQG 2图 P4.1解：RSQQ2由与非门构成的基本SR 锁存器如图

3、P4.2 所示，已知输入端S 、 R 的电压波形，试画出与之对应的Q和Q的波形。G1S&QSRQR&QQG 2图 P4.2解：SRQQ5钟控SR 锁存器符号如图P4.5 （ a ）所示，设初始状态为0 ，如果给定CP、 S、 R的波形如图P4.5 （ b ）所示，试画出相应的输出Q 波形。可编辑-精选文档 -CPS1SQSCPC1RR1RQQ（ a）（b ）图 P4.5解：CPSRQ8有一上升沿触发的JK 触发器如图P4.8 （ a ）所示，已知CP、 J、 K 信号波形如图P4.8 （b ）所示，画出Q 端的波形。（设触发器的初始态为0 ）CPJ1JQJCPC1KK1KQQ（

4、a）（b ）图 P4.8解：CPJKQ四、分析与设计（共6 题，50 分）可编辑-精选文档 -1、组合逻辑电路的分析（P98 例 3.1-1 ， P136 第三章习题2 ）8 分2、组合逻辑电路的设计（P第三章习题 3、8） 8 分1363、3 线 -8线译码器 74HC138的分析（ P138 第三章习题16 ）8 分4、8选1数据选择器 74LS151设计实现组合逻辑电路（P第三章习题22 、29 ）8139分5、同步时序逻辑电路的分析（P160 例 4.4-1 、 P196 第四章习题15 ） 10 分6、同步二进制加法计数器74161构成 N 进制加法计数器 （“异步清零法” 、“同步

5、置数法”均可， P179 构成十进制加法计数器、P199 第四章习题28 ）8 分2已知逻辑电路如图P3.2 所示，试分析其逻辑功能。&P3A& P1&P2&FBC&P4图 P3.2解：（1 ）逻辑表达式P1ABC ， P2BP1B ABC ， P3AP1AABC ， P4CP1C ABCFP2 P3 P4B ABCA ABCC ABCB ABCA ABCC ABCABC (ABC)(ABC)(ABC)A BCABCABCABCABCAB C（ 2 ）真值表ABCFABCF00001001001110110101110101111110（3 ）功能可编辑

6、-精选文档 -从真值表看出，ABC= 000 或 ABC= 111 时， F= 0 ，而 A 、B、 C 取值不完全相同时，F= 1。故这种电路称为“不一致”电路。3试用与非门设计一组合逻辑电路，其输入为3 位二进制数，当输入中有奇数个1 时输出为 1 ，否则输出为 0 。解：（1 ）真值表ABCFABCF00001001001110100101110001101111（2） F A BC ABCAB CABCA BCABC AB C ABC （无法用卡诺图化简）（ 3 ）逻辑图AB &CA &BC&AFB&CA &B C8 请用最少器件设计一个健身房照

7、明灯的控制电路，该健身房有东门、南门、西门，在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能：（ 1）某一门开关接通，灯即亮，开关断，灯暗；（ 2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗；（ 3）当三个门开关都接通时，灯亮。解：设东门开关为A，南门开关为B，西门开关为C。开关闭合为1 ，开关断开为0 。灯为 Z，等暗为 0 ，灯亮为 1 。根据题意列真值表如下：可编辑-精选文档 -ABCZABCZ00001001001110100101110001101111（ 2 ）画出卡诺图如图所示。ZBC00011110AA=100101B11010C=1Z（ 3）

8、根据卡诺图，可得到该逻辑电路的函数表达式：ZABCABCABCABCABC（ 3）根据逻辑函数表达式，可画出逻辑电路图如图所示。16 写出图 P3.16 所示电路的逻辑函数，并化简为最简与- 或表达式。74HC138CA 0Y 0&BA 1Y 1LAA 2Y 2Y 3Y 41E1Y 50E2Y 60E3Y 7图 P3.16解：由图（ a ）写出逻辑函数并化简，得LY0Y 2Y4Y 6Y0Y2Y4Y6ABCA BCABCABCC17 试用一片3 线 -8 线译码器74HC138和最少的门电路设计一个奇偶校验器，要求当输入变量ABCD 中有偶数个1 时输出为 1 ，否则为 0 （。 ABC

9、D 为 0000时视作偶数个1 ）。解： FABCD ABCDABCD ABC D AB CD ABCD ABC DABCD可编辑-精选文档 -ABCDABC DABC D ABC DA BCDABC DA B CD ABCD（ABCABCABCABC）D （A BCABCAB CABC）D（ABCABCABCABC）D （A B CABCABCABC）D（ABCABCABCABC） D（A B CABCABCABC）D连接图74LS138CA 0Y0&BA 1Y1AA 2Y2=1Y3FDY41E1Y50E2Y60 E3Y722 已知用 8 选 1 数据选择器 74LS151构成的逻辑

10、电路如图P3.22 所示，请写出输出L 的逻辑函数表达式，并将它化成最简与- 或表达式。FCA 0YYBA 174LS151A A 2ED0 D1D2D3D4D5 D6D701图 P3.22解：（1 ）写出逻辑函数表达式：LA BCA BCABCABCABC（ 2）用卡诺图化简可编辑-精选文档 -L BC00011110A0101111001LCAB29试用 8 选 1数据选择器 74LS151实现逻辑函数 L= AB+ AC。解：L AB ACABCABC ABCABCm7 m6 m5FCA 0YYBA 174LS151AA 2E D0 D1 D2 D3D4 D5 D6 D70115 试分析

11、如图P4.15 同步时序逻辑电路，并写出分析过程。QQ1Q20FF0FF1FF 21J1J& 1JC1C1C11K1K1KCP图 P4.15解：（1 ）写出驱动方程J 0Q 2 nJ 1Q0 nJ 2Q 0 n Q 1 nQ 2 nnnK 0K 1Q 0K 2Q 2（ 2）写出状态方程Q0 n 1Q2 n Q0nQ2 n Q0 n ， Q1n 1Q0n Q1nQ0nQ1n ， Q2 n 1Q0n Q1n Q2n（ 3）列出状态转换真值表QnQnQnQn 1Q n 1Qn 1QnQ nQnQn 1Qn 1Qn 1210210210210可编辑-精选文档 -0000011000000010

12、10101011010011110010011100111001（4 ）画出状态转换图Q2Q1 Q0100000001111101011010110（ 5 ）自启动校验，能够自启动（ 6 ）结论：具有自启动能力的同步五进制加法计数器。28 用 74161构成十一进制计数器。要求分别用“清零法”和“置数法”实现。解：（1 ）清零法Q3 Q2 Q1 Q0000000010010001101000101101110101001100001110110&1EP Q0Q1Q2Q3CO1ET74161LDLD1CPCP D0D1D 2D3RDRD× ×××（

13、 2）置数法Q3 Q2Q1 Q000000001001000110100010110101001100001110110可编辑-精选文档 -&1EP Q0 Q1Q2 Q3CO1ET74161LDLDCPCPD01D2D3RD RD1D0000第一章： 45 页1（ 26.125 ） 10 = （ 11010 .001 ） 2 = （1A.2 ） 162（ 100.9375 ） 10 = （ 1100100.1111 ）26（ 486 ） 10 = （ 010010000110） 8421BCD = （ 011110111001） 余 3BCD7（ 5.14 ） 10 = （ 0101.

14、00010100） 8421BCD10两输入与非门输入为01时，输出为1。11两输入或非门输入为01时，输出为0。17写出函数 Z= ABC+ （ A+ BC）（ A+ C）的反函数Z =( AB C）（A(B C)AC）。第三章： 135 页38 线 3线优先编码器 74LS148的优先编码顺序是I7 、I6、I 5 、I0 ，输出为Y2Y1 Y0 。输入输出均为低电平有效。当输入I 7I6 I5I0为11010101时，输出 Y2 Y1 Y0为010 。43 线 8线译码器 74HC138处于译码状态时， 当输入 A2A1A0= 001 时，输出 Y7 Y0= 11111101 。13 译码器 74HC138的使能端 E1 E 2 E3取值为b时，处于允许译码状态。A011B 100C 101D01015 在二进制译码器中，若输入有4 位代码，则输出有d个信号。A 2B 4C 8D1620 在图 T3.20 中，能实现函数FABBC 的电路为c 。可编辑-精选文档 -+5V74L