Ethernet presentation_第1页
Ethernet presentation_第2页
Ethernet presentation_第3页
Ethernet presentation_第4页
Ethernet presentation_第5页
已阅读5页,还剩17页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、Page 1LeCroy ENET 原理以及测试方法Page 2以太网网络控制器基本结构Page 3Page 410Base-T 以太网编码方法10Base-T 编码方法PLS (Physical Layer Signaling)使用Manchester 编码方法,即“0”=由“+”跳变到“-”,“1”=由“-”跳变到“+”,因为不论是”0”或是”1”,都有跳变,所以总体来说,信号是DC平衡的, 并且接收端很容易就能从信号的跳变周期中恢复时钟.Page 5 100Base-X 以太网编码方法100Base X编码方法100 Base-X(包括100 BaseTx与100Base-FX)采用4B

2、/5B编码/解码,PCS(physical coding sublayer)将接收MII接口输入的100Mb/s码流,每4Bit编译成5Bit码,将原来的100Mb/s编译成125Mbp/s,向MDI接口输出,解码过程相同),因2e-4只有16个组合,而2e-5有32种组合,冗余的组合其中3个将会用作为control code控制码-一个用作“IDEL”=“11111”,2个用作SOF(start of frame:J=11100,K=10001,J与K成对使用),2个用作EOF(end of frame:T=01101,R=00111,T与R成对使用)Page 6100Base-X以太网编码

3、方法100 Base -TX因为通常100Base-TX的PMD是使用CAT5线传输,按TIA/EIA-586-A定义只能达到100MHz,而当PCS层将4Bit编译成5Bit时,使100Mb/s数据流变成125Mb/s数据流,所以100BaseX同时采用了MLT-3(三电平编码)的信道编码方法,使MDI的5bit输出的速率降低了(MLT-3定义只有数据是“1”时,数据信号状态才跳变,“0”则保持状态不变,以减低信号跳变的频率,从而减低信号的频率)Page 7 100Base-X 以太网编码方法100Base-Tx的MAC层在数据帧与帧之间,会插入IDEL帧(IDEL=11111),告诉网上所

4、连接的终端,链路在闲置但正常的工作状态中(按CSMA/CD,DTE数据终端机会检测链路是否空闲,才会发送数据)。所以,事实上链路绝大部分时间,以IDEL“11111”为主,5Bit IDLE“11111”若每个“1”都跳变的话,MDI信号的频率将会是125MHz,但是经过MLT-3编码后,原来的125MHz变成31.25MHz的信号,使频率变成原来的1/4。但FCC要求以太网不能产生过大的EMI,因为链路绝大部分时间是传输IDEL,MLT-3编码会使频率集中在31.25MHz范围,因此,在MLT-3编码前,PCS层会对数据流进行伪随机的Scrambling扰码,使“11111”分散,同时将能量

5、与频谱扩散。Page 8 100Base-X 以太网编码方法100Base-FX:只有100Base-Tx才采用MLT-3与Scrambling,在100Base-Fx并不使用MLT-3与Scrambling,但是两者都采用4B/5B编解码,鉴于能够产生额外的Control Codes作控制用,而MLT-3主要为了减低信号的频率,Scrambling减低信号的EMI,都是因为100Base-Tx采用Cat-5线,带宽受到限制,才使用MLT-3减低信号的频率,但是100Base-Fx使用的却是光纤,有足够的带宽,并且光信号并不产生EMI干扰,所以在100Base-Fx里,并没有采用MLT-3与S

6、crambling。Page 91000Base-T 以太网编码方法1000Base-t编码方法:1000Base-T时间轴上采用8B/10B编码:8位数据被分为两个子块(Sub-block),低5位e,d,c,b,a用x来表示,高3位用h,g,f用y表示,输入数据可以表示为/Dx.y/,x与y分别用相应的十进制数来表示。例如/D30.6/=110 11110,除了用来传输数据的D字符外,还有12个特殊字符,为K字符,用来做控制和协议传输,K字符的表示方式和D字符相同,/k28.5/=101 11100.1000Base-T采用了UTP里所有的4对线,并且同时收发,在全双工的模式下,加上使用4

7、D-PMA5编码方法实现1000MB/s的数据传输率每对线的数据率为100Mb/s,经8b/10b编码后变为125Mb/s。每个Baud波特码元代表两个比特的信息,4对线的总带宽为4x250=1000Mb/sPage 101000Base-T 以太网编码方法1000Base-T在垂直轴上使用5电平PAM编码,每个传送码元表示5符号-2,-1,0,1,2中的一个符合,故每个码元代表2比特信息(4电平中每个电平代表2位,还有一个前向纠错码FEC),这比二电平编码提高了带宽利用率,并能把波特率和所需信号带宽减为原来的一半.但多电平编码需要用多位A/D,D/A转换,采用更高的传输信噪比和更好的接收均衡

8、性能.五个符号与电平的映射关系为:-2-1,-1-0.5,0-0,1-0.5,2-1Page 111000 Base-T testMode1:Peak Differential Voltage,Droop and Template Test1.模板测试2.峰值电压测试3.衰落测试!Mode 1需要设置第9个GMII管理寄存器的13,14,15 bit分别为1.0.0.!Mode 2-4均适用于网络控制器的MAC 与 PHY 分离的情况,所以在现在的应用中极少测试.Mode 2:Jitter in master modeMode 3:Jitter in slave modeMode 4:Tran

9、smitter DistortionPage 121000 Base-T test模式1信号是由+2,然后接着127个0,-2,然后接着127个0,+1,然后接着127个0,-1,然后接着127个0,接着是128个+2,128个-2,128个+2,128个-2,最后是1024个0.验证的目的是:接口有否驱动足够的能量将信号传送100米距离。上升时间是否足够快得以实现快速的数据交换接口有否发射过多的EMI,超过FCC Class A的要求信号是否对称,即A与B,C与D是否对称Page 131000 Base-T test对模式1信号上的A,B,C,D共4点的峰值电压与它们之间的对称性,验证是否在

10、规范所容许的范围内。峰值电压验证:接口是否有驱动足够的能量将信号传送100M的距离。按规范要求:A与B点的峰值电压需要在0.67-0.82V(150mV容限范围),C与D点的峰值电压需要在0.335-0.41V(75mV容限范围)。信号的对称性。按规范要求:A与B点的峰值电压的差异不能超过1%,C与D点的峰值电压不能超过A与B点平均值的一半的2%。对测试模式1信号的F点500nS后的G点以及H点500nS后的J点,测量他们的电压验证插入磁损耗是否过大。规范要求,G点的幅度需要大于73.1% F点的幅度,同样J点的幅度需要大于73.1%H点的幅度。Page 14100 Base -T testM

11、ask Test (眼图/模板测试)Jitter (抖动测试)Duty cycle distortion (占空比失真)Amplitude, Symmetry, and Overshoot (信号幅度,对称性,以及过冲测试)Rise and Fall Time (信号上升,下降时间测试)Page 1510 Base-T test DOV Mask and Voltage Test(差分输出电压的模板以及电压的测试)1. DOV Mask MAU Ext for external MAU testing ( MAC 模块与PHY模块分离情况下的差分输出电压模板测试)2. DOV Mask MAU

12、 Ext Inv for external MAU testing of the negative-going pulses ( MAC 模块与PHY模块分离情况下的差分输出电压负脉冲模板测试) 3.DOV Mask MAU for internal MAU testing ( MAC 模块与PHY模块集成情况下的差分输出电压负脉冲模板测试)4.DOV Mask MAU Inv for internal MAU testing of the negative-going pulses( MAC 模块与PHY模块集成情况下的差分输出电压负脉冲模板测试)Page 1610 Base-T testL

13、ink Test Pulse Mask (连接脉冲测试)1. Link Test Pulse head Mask (连接脉冲帧头模板测试)2. Link Test Pulse tail Mask (连接脉冲帧尾模板测试)TP_IDL Mask Test (空闲信号模板测试)1.TP_IDL Head Mask(空闲信号帧头模板测试)2.TP_IDL Tail Mask (空闲信号帧尾模板测试)Output Timing Jitter (输出抖动测试)Output Timing Jitter 8 BT (触发点后8 bit的抖动测试)Output Timing Jitter 8 BT (触发点后

14、8.5 bit的抖动测试)Page 17对各测试项目的理解输出差分电压(DOV)(1)输出差分信号电压过大,会增加电磁辐射;同时,由于接收端会忽略幅值超过规范所允许范围的信号,所以,也会引起与其他接收设备通讯兼容问题;(2)输出差分信号电压过低,会影响长线通讯的建立和传输。影响差分电压的主要因素(1)差分线对差分阻抗和匹配电阻的大小(2)PHY模拟参考的偏置电阻RBIAS。(3)transformer插入损耗的大小。Page 18对各测试项目的理解过冲(Over Shoot)影响过冲的主要因素 过冲和TDN,TDP之间的电容C有关,增加电容值,可以减少过冲,但是,也会延长上升、下降时间.电容C

15、包括差分对间耦合电容和transform绕线间的分布电容,也可根据需要外加电容。Page 19对各测试项目的理解信号幅度对称性(Symmetry)(1)信号幅度不对称的信号,会导致接收端信号的失真,减少传输距离,BER增加;(2)信号幅值不对称影响接收端峰值检测器,导致基线偏移,增加波形失真度影响信号幅度对称性的因素(1)信号幅度对称度和差分信号TDN,TDP间的电阻以及参考电阻值相关Page 20对各测试项目的理解上升、下降时间(Rise and Fall time) 上升/下降时间偏大,导致窄脉冲无法达到最大幅值,上升/下降时间偏小,则会增加过冲影响上升、下降时间的因素 和TDN,TDP之间的电容C有关,增加电容值,延长上升、下降时间,减少过冲,降低回输损耗;电容C包括此电容包括差分对间耦合电容和transform绕线间的分布电容,也可根据需要外加电容Page 21对各测试项目的理解占空比失真(DCD)(1)占空比失真会使接收端丢掉一些位,或将不存在的位误判断为存在,导致BER增加;长线传输时,此问题会恶化;同时占空比失真会影响jitt

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论