单片机基础教程2

1、12021/8/14第二章 1-1第二章第二章 MCS-51MCS-51单片机的硬件结构与工作原理单片机的硬件结构与工作原理主要内容：主要内容： 1.MCS-511.MCS-51单片机组成（结构、引脚功能）单片机组成（结构、引脚功能） 2.2.并行并行I/OI/O端口结构端口结构 3.3.储器组织与操作储器组织与操作 4.MCS-514.MCS-51单片机的中断系统单片机的中断系统 1 1）中断系统概述）中断系统概述 2 2）中断的处理过程）中断的处理过程重点理解：重点理解：1 . MCS-51系列单片机存储器结构特点系列单片机存储器结构特点2. 单片机特殊功能寄存器的作用单片机特殊功能寄存器

2、的作用3. 不同场合下单片机引脚的复用功能不同场合下单片机引脚的复用功能4 . 单片机的位处理功能及其作用单片机的位处理功能及其作用22021/8/14第二章 1 -2一、一、MCS51MCS51单片微机的硬件组成单片微机的硬件组成 1、MCS51CS51系列单片机的主要特性系列单片机的主要特性 1)1)8位字长位字长CPUCPU和指令系统。和指令系统。 2) 12) 1个片内时钟振荡器和时钟电路。个片内时钟振荡器和时钟电路。 3) 64K3) 64K外部数据存储器的地址空间。外部数据存储器的地址空间。 4) 64K4) 64K外部程序存储器的地址空间。外部程序存储器的地址空间。 5) 325

3、) 32条双向且分别可位寻址的条双向且分别可位寻址的I IO O口线。口线。 6) 1286) 128字节的片内字节的片内RAM(52RAM(52子系列为子系列为256256字节字节) )。 7) 27) 2个个1616位定时器计数器位定时器计数器(52(52子系列为子系列为3 3个个) )。 8) 8) 具有具有2 2个优先级的个优先级的5 5个中断源结构个中断源结构(52(52子系列有子系列有6 6个个) )。 9) 19) 1个全双工串行口。个全双工串行口。 10) 110) 1个布尔处理器。个布尔处理器。 第一节第一节 MCS-51MCS-51单片机的基本组成单片机的基本组成 3202

4、1/8/14第二章 1 -32. MCS512. MCS51单片机的内部结构单片机的内部结构 时钟源T0 T1 P0 P1 P2 P3 TXD RXD INT0 INT1时钟电路SFR和RAMROM定时/计数器CPU串行I/O口中断系统并行I/O口系统总线图21 MCS51单片机的功能模块框图 MCS51单片机的功能模块框图如图所示。 MCS-51单片机由单片机由8位位CPU、只读存储器、只读存储器EPROMROM、读写存储器、读写存储器RAM、并行并行IO口、串行口、串行IO口、定时器计数器、中断系统、振荡器和时钟电路等部分口、定时器计数器、中断系统、振荡器和时钟电路等部分组成。各部分之间通

5、过内部总线相连。组成。各部分之间通过内部总线相连。 42021/8/14第二章 1 -4MCS51MCS51的内部结构框图的内部结构框图 52021/8/14第二章 1 -5二、二、MCS51MCS51单片机的引脚功能单片机的引脚功能 X1 X2 EA PSEN ALE RST VCC GND 8051 P0 P1 P2 P3 P00P07 P10P17 P20P27 P30P37 40脚分三类：脚分三类：1、电源线和时钟信号线共、电源线和时钟信号线共4根根VCC，GND电源和地电源和地+5V电源供电电源供电， X1时钟振荡器输入端，内部振荡器输入端；时钟振荡器输入端，内部振荡器输入端； X2

6、时钟振荡器输出端，内部振荡器输出端；时钟振荡器输出端，内部振荡器输出端；2、控制线、控制线4根根nRST复位信号，晶振工作后复位信号，晶振工作后2个机器周期的高电平复个机器周期的高电平复位位CPU. nALE地址锁存信号访问外部存储器时该信号地址锁存信号访问外部存储器时该信号锁存低锁存低8位地址；无位地址；无RAM时，时，ALE为晶振为晶振6分频；分频；uPSEN外部程序存储器读从程序存储器中取指令或外部程序存储器读从程序存储器中取指令或读取数据时，该信号有效。读取数据时，该信号有效。uEA程序存储器有效地址，程序存储器有效地址，EA=1从内部开始执行程从内部开始执行程序；序；EA=0从外部开

7、始执行程序；从外部开始执行程序；u3、I/O口线口线32根根-MCS-51MCS-51系列单片机系列单片机P0P0、P1P1、P2P2、P3P3共共3232位，对应着芯片位，对应着芯片的的32根引脚。根引脚。62021/8/14第二章 1 -6三、振荡器、时钟电路及时序三、振荡器、时钟电路及时序 1.1.时钟电路时钟电路 MCS5l单片机内部有一个用于构成振荡器的高增益反相放大器，引单片机内部有一个用于构成振荡器的高增益反相放大器，引脚脚XTALlXTALl和和XTAL2XTAL2分别是反相放大器的输入端和输出端，由这个放大器与作分别是反相放大器的输入端和输出端，由这个放大器与作为反馈元件的片

8、外晶体或陶瓷谐振器一起构成了一个自激振荡器，如图为反馈元件的片外晶体或陶瓷谐振器一起构成了一个自激振荡器，如图224 4所示。这种方式形成的时钟信号称为内部时钟方式。图所示。这种方式形成的时钟信号称为内部时钟方式。图2525所示，为外部所示，为外部时钟方式。时钟方式。 72021/8/14第二章 1 -7 2. 2. 有关有关单片机单片机CPUCPU的的时序时序1 1）振荡周期）振荡周期 指为单片机提供定时信号的振荡源的周期，若为内部产生方式时，为石指为单片机提供定时信号的振荡源的周期，若为内部产生方式时，为石英晶体的振荡周期。英晶体的振荡周期。2 2）时钟周期）时钟周期 也称为状态周期，用也

9、称为状态周期，用S表示。时钟周期是计算机中最基本的时间单位，在表示。时钟周期是计算机中最基本的时间单位，在一个时钟周期内，一个时钟周期内，CPUCPU完成一个最基本的动作。完成一个最基本的动作。MCS51单片机中一个时钟周期单片机中一个时钟周期为振荡周期的为振荡周期的2 2倍。倍。3 3）机器周期）机器周期 完成一个基本操作（例如，取指令、存储器读、存储器写等）所需要的完成一个基本操作（例如，取指令、存储器读、存储器写等）所需要的时间称为机器周期。时间称为机器周期。MCS51的一个机器周期含有的一个机器周期含有6 6个时钟周期。个时钟周期。4 4）指令周期）指令周期 完成一条指令所需要的时间称

10、为指令周期。完成一条指令所需要的时间称为指令周期。MCS5l的指令周期含的指令周期含1 14 4个机器周期不等，其中多数为单周期指令，还有个机器周期不等，其中多数为单周期指令，还有2 2周期和周期和4 4周期指令。周期指令。4 4周期指令只周期指令只有乘、除两条指令。有乘、除两条指令。82021/8/14第二章 1 -8P1P2S1振荡周期时钟周期机器周期机器周期指令周期指令周期XTAL2(OSC)S2S3S4S5S6S1S2S4S5S3S6P1P1P1P1P1P1P1P1P1P1P1P2P2P2P2P2P2P2P2P2P2P2MCS-51单片机各种周期的相互关系92021/8/14 第二节第

11、二节 并行并行I/OI/O接口接口 MCS5l单片机内有四个单片机内有四个8位并行位并行IO端口，为端口，为P0、P1、P2和和P3。每个端口都是每个端口都是8位准双向位准双向IO口，共占口，共占32根引脚。每个端口都包含一个锁根引脚。每个端口都包含一个锁存器、一个输出驱动器和一个输入缓冲器。存器、一个输出驱动器和一个输入缓冲器。 一、并行一、并行I/O接口的内部结构接口的内部结构 IO口的每位锁存器均由D触发器组成，用来锁存输出的信息。在CPU的“写锁存器”信号驱动下，将内部总线上的数据写入锁存器中。 P0口某位的结构图 第二章 2 -1102021/8/14 当由P0口输入数据时，由于外部

12、输入信号既加在缓冲输入端上，又加在驱动电路的漏极上。如果这时T2是导通的，则引脚上的电位始终被钳位在0电平上，输人数据不可能正确地读人。因此，在输入数据时，应先把P0口置1，使两个输出FET均关断，使引脚“浮置”，成为高阻状态，这样才能正确地插人数据。这就是所谓的准双向口。 P1口也是个准双向IO口，与P0口不同的是，没有多路开关MUX和控制电路部分。输出驱动电路只有一个FET场效应管，同时内部带上拉电阻，此电阻与电源相连。P1口可作通用双向IO口用，而不必再外接上拉电阻。 P2口在结构上比P0口少了一个输出转换控制部分，多路开关MUX的倒向由CPU命令控制，且P2口内部接有固定的上拉电阻。

13、P3口与Pl口的输出驱动部分及内部上拉电阻相同，但比P1口多了一个第二功能控制部分的逻辑电路由一个与非门和一个输入缓冲器组成 第二章 2 -2112021/8/14P3.0(P3.0(RXD) )：串行输入端。：串行输入端。P3.1(P3.1(TXD) )：串行输出端。：串行输出端。P3.2(P3.2(INTO) )：外部中断：外部中断0 0输入端，低电平有效。输入端，低电平有效。P3.3(P3.3(INT1) )：外部中断：外部中断1 1输入端，低电平有效。输入端，低电平有效。P3.4(P3.4(T0) )：定时计数器：定时计数器0 0外部事件计数输入端。外部事件计数输入端。P3.5(P3.

14、5(T1) )：定时计数器：定时计数器1 1外部事件计数输入端。外部事件计数输入端。P3.6(P3.6(WR) )：外部数据存储器写选通信号，低电平有效。：外部数据存储器写选通信号，低电平有效。P3.7(P3.7(RD) )：外部数据存储器读选通信号，低电平有效。：外部数据存储器读选通信号，低电平有效。P3P3口每位的第二功能：口每位的第二功能：第二章 2 -3122021/8/14P0P3的功能及使用时的注意事项的功能及使用时的注意事项 1. 在无片外扩展存储器的系统中，这四个端口的每一位都可以作为准双向通用IO端口使用。在具有片外扩展存储器的系统中，P2口作为高8位地址线，P0口作为双向总

15、线，分时作为低8位地址和数据的输入输出线。 2. P0口作为通用双向IO口用时，必须外接上拉电阻。 3. P3口除了作通用IO使用外，它的各位还具有第二功能。当P3口某一位用于第二功能作输出时，则不能再作通用IO使用。 4. 当P0P4端口用作输入时，为了避免误读，都必须先向对应的输出锁存器写入“l” ，使FET截止。然后再读端口引脚。 如：MOV P1,#0FFH MOV A, P1第二章 2 -4132021/8/14单片机的片外三总线结构单片机的片外三总线结构第二章 2 -5142021/8/14 第三节第三节 MCS-51MCS-51单片机的复位单片机的复位 MCS5l的RSTVPD引

16、脚是复位输入端，其内的施密特触发器用来抑制噪声，它的输出在每个机器周期的S5P2由复位电路采样一次。在振荡器运行时，RST端至少要保持2个机器周期(24个振荡周期)为高电平，才完成一次复位。复位后片内各专用寄存器的状态如表21。 寄存器内容寄存器内 容PC00HTMOD00HA00HTCON00HB00HTH000HPSW00HTL000HSP07HTH100HDPTR0000HTL100HP0P30FFHSCON00HIP（XXX00000）BSBUF不变IE（0XX00000）BPCON（0XXXXXXX）B第二章 3 -1152021/8/14 RST80318051+5V+5V22uF

17、1K RST80318051+5V+5V22uF1K RST80318051+5V+5V22uF1K 200 R1R2C1C1R1（a）上电复位 200 R1R2C1C2（b）按键电平复位（C）按键脉冲复位几种实用的复位电路几种实用的复位电路 第二章 3 -2162021/8/14第二章 4-14-1第四节第四节 MCS-51MCS-51存储器组织与操作存储器组织与操作 MCS51系列单片机其存储结构特点是系列单片机其存储结构特点是：将程序存储器和数据存储器分开，并有各自的寻址机构和寻址方式，将程序存储器和数据存储器分开，并有各自的寻址机构和寻址方式，这种结构的单片微机称为这种结构的单片微机称

18、为哈佛型哈佛型结构单片微机结构单片微机。在物理上在物理上有有4 4个相互独立的存储空间：个相互独立的存储空间：片内和片外程序存储器；片内和片外数据存储器。片内和片外程序存储器；片内和片外数据存储器。 在逻辑上在逻辑上有三个彼此独立的地址空间：有三个彼此独立的地址空间： 1、片内外统一编地址的、片内外统一编地址的64KB程序存储器地址间；程序存储器地址间； 2、256字节的片内数据存储器地址空间；字节的片内数据存储器地址空间； 3、64KB片外数据存储器地址空间片外数据存储器地址空间172021/8/14外部ROM内部ROM(EA=1)外部ROM(EA=0)0000H0FFFH1000HFFFF

19、H外部RAM(I/O口)0000H0FFFFH程序存储器（c）特殊功能寄存器区00H 30H2FH 0FFH工作寄存器区位寻址区20H1FH80H7FH0000H0FFFH内部数据存储器（a）外部数据存储器（b）一般RAM区 MCS5l系列存储器地址空间分配图 182021/8/14第二章 4-2一、一、 MCS51MCS51程序存储器地址空间程序存储器地址空间 7 7个特殊单元：个特殊单元： 0000H 0000H 复位后复位后,PC=0000H. ,PC=0000H. 开始执行程序开始执行程序 0003H 0003H 外部中断外部中断0 0 （INT0INT0）入口）入口 000BH 00

20、0BH 定时器定时器0 0中断（中断（ TF0TF0）入口）入口 0013H 0013H 外部中断外部中断1 1（INT1INT1） 入口入口 001BH 001BH 定时器定时器1 1中断（中断（ TF1TF1）入口）入口 0023H 0023H 串行口中断串行口中断TI/RITI/RI入口入口 002BH 002BH 定时计数器定时计数器2 2溢出或溢出或T2EXT2EX输入负跳变（输入负跳变（5252系列）系列） 程序存储器用于存放调试好的应用程序和表格常数。MCS5l采用16位的程序计数器PC和l6位的地址总线，64KB片内、外的程序存储器空间连续、统一 。192021/8/14第二章

21、 4-3二、二、MCS51MCS51数据存储器地址空间数据存储器地址空间 数据存储器地址空间由内部和外部数据存储器空间组成。数据存储器地址空间由内部和外部数据存储器空间组成。内部和外部数内部和外部数据存储器空间存在重叠。据存储器空间存在重叠。 通过不同指令来区别通过不同指令来区别 0000H FFFFH 00H 7FH 内 部RAM 外 部 RAM 64KB 数 据 存 储器 示 意图 SFR 80H FFH 内部数据传送指令：MOV外部数据传送指令：MOVX202021/8/14寄存器组0（R0R7） 00H 07H 08H 0FH 10H 17H 18H 1FH 20H 2FH 30H 7

22、FH 00 78 07 06 05 04 03 02 01 7F 7E 7D 7C 7B 7A 79 寄存器组1（R0R7） 寄存器组2（R0R7） 寄存器组3（R0R7） 位地址区（007F） 字节寻址（307F） 1 1、工作寄存器区（、工作寄存器区（ ） 分成分成4 4组，每组组，每组8 8个寄存器个寄存器R0-R7R0-R72 2、位寻址区（、位寻址区（20H 20H 2FH 2FH ） 既可进行字节寻址，又可进行位寻既可进行字节寻址，又可进行位寻址。这址。这1616个单元共有个单元共有16168 8128128位位, ,对对应位地址应位地址00H-7FH00H-7FH。3 3、通用存

23、储区（、通用存储区（30H 30H 7FH 7FH） 4 4、外部数据存储器外部数据存储器 0000H-FFFFH 0000H-FFFFH 范围为范围为64K64K字节，字节，采用采用R0R0、R1R1或或DPTRDPTR寄存器间址方式寄存器间址方式访问。访问。 内部数据存储器在物理上又可分成三部分：低内部数据存储器在物理上又可分成三部分：低128字节字节RAM、高、高128字节字节RAM(仅仅80320852才有才有)和专用寄存器和专用寄存器(SFR)。 低低128字节字节RAM由工作寄存器区、由工作寄存器区、位寻址区和通用位寻址区和通用RAM区组成。区组成。内部数据存储器地址空间内部数据存

24、储器地址空间80320852的高的高128字节字节RAM和专和专用寄存器用寄存器(SFR)空间重合，通过不同空间重合，通过不同寻址方式区别寻址方式区别212021/8/14第二章 4-4三、特殊功能寄存器地址空间三、特殊功能寄存器地址空间 共有共有2626个专用寄存器个专用寄存器SFRSFR，离散地分布在片内，离散地分布在片内RAMRAM的高的高128128字节地址字节地址80H80H0FFH0FFH中。中。 程序计数器程序计数器PCPC不占据不占据RAMRAM单元，在除单元，在除PCPC外的专用寄存器外的专用寄存器SFRSFR中，有中，有1212个专用寄存器个专用寄存器既可字节寻址，又可位寻

25、址（字节地址为既可字节寻址，又可位寻址（字节地址为8 8的整倍数）。的整倍数）。标识符名 称字节地址*Acc累加器E0H*BB寄存器F0H*PSW程序状态字D0HSP堆栈指针81HDPTR数据指针(DPH和DPL)82H,83H*P0口080H*P1口190H*P2口2A0H*P3口3B0H*IP中断优先级寄存器B8H*IE中断控制寄存器A8HTMOD定时器方式寄存器89H*TCON定时器控制寄存器88H标识符名 称字节地址TH0计数器0高位8CHTL0计数器0低位8AHTH1计数器1高位8DHTL1计数器1低位8BH*SCON串行口控制98HSBUF串行数据缓冲器99HPCON电源控制97H

26、位地址的表示法例： 位名称位名称 CY CY 、RS0RS0n 寄存器名加序号寄存器名加序号 PSW.7PSW.7n ACC.1 ACC.1 字节地址加序号字节地址加序号 20H.320H.3n 直接位地址直接位地址 00H00H222021/8/14第二章 1-191.1.累加器累加器ACCACC累累加器加器A A在大部分的算术运算中存放某个操作数和运算结果。在大部分的算术运算中存放某个操作数和运算结果。2.2.寄存器寄存器B B寄存器寄存器B B主要用于与累加器主要用于与累加器A A配合执行乘法和除法指令的操作。配合执行乘法和除法指令的操作。3.3.程序状态字程序状态字PSWPSW8 8位

27、寄存器，用来存放程序状态信息。某些指令的执行位寄存器，用来存放程序状态信息。某些指令的执行结果会自动影响结果会自动影响PSWPSW的有关状态标志位，有些状态位可用指令来设置。的有关状态标志位，有些状态位可用指令来设置。 特殊功能寄存器特殊功能寄存器D7D6D5D4D3D2D1D0CyACF0RS1RS0OV-P：进位标志位：进位标志位：半进位标：半进位标 ：用户标志位：用户标志位：工作寄存器组选择：工作寄存器组选择：溢出标志：溢出标志 P P ：奇偶标志：奇偶标志RS1 RS0 寄存器组内部RAM地址 0 0 工作寄存器组0 00H07H 0 1 工作寄存器组1 08H0FH 1 0 工作寄存

28、器组2 10H17H 1 1 工作寄存器组3 18H1FH232021/8/14第二章 1-204.4.堆栈指针堆栈指针SPSP 栈指针栈指针SPSP为一个为一个8 8位专用寄存器，每存入位专用寄存器，每存入( (或取出或取出) )一个字节数据，一个字节数据，SPSP就自动加就自动加1(1(或减或减1)1)，SPSP始终指向新的栈顶。始终指向新的栈顶。系统复位后钱指针初始系统复位后钱指针初始化为化为07H07H。5.5.数据指针数据指针DPTRDPTR 16 16位的专用寄存器，由高位字节位的专用寄存器，由高位字节DPHDPH和低位字节和低位字节DPLDPL组成。可作为一个组成。可作为一个16

29、16位寄存器使用，也可以作为位寄存器使用，也可以作为2 2个独立的个独立的8 8位寄存器位寄存器DPHDPH和和DPLDPL使用。使用。6.I/O6.I/O端口端口P0P0P3P3 专用寄存器专用寄存器P0P0P3P3分别是分别是I/OI/O端口端口P0P0P3P3的锁存器。可以把的锁存器。可以把I/OI/O口当口当作作般的专用寄存器来使用，没有专门设置的口操作指令，般的专用寄存器来使用，没有专门设置的口操作指令，全部采用统全部采用统一的一的MOVMOV指令。指令。242021/8/14关于数据存储器关于数据存储器第二章 1-21 1 1）根据地址总线宽度，在片外可扩展的存储器最大容量为）根据

30、地址总线宽度，在片外可扩展的存储器最大容量为64KB64KB，地址范围为，地址范围为0000H0000HFFFFHFFFFH。2 2）片外数据存储器片外数据存储器与与程序存储器程序存储器的操作使用不同的指令的操作使用不同的指令和控制信号，允许两者的地址重复。因此，片外要扩展的和控制信号，允许两者的地址重复。因此，片外要扩展的数据存储器与程序存储器各为数据存储器与程序存储器各为64KB64KB。3 3）片外数据存储器片外数据存储器与与片内数据存储器片内数据存储器的操作指令亦不同的操作指令亦不同( (对片外对片外RAMRAM用用MOVXMOVX指令指令) )，所以也允许两者的地址重复，所以也允许两

31、者的地址重复，内部数据存储器的地址内部数据存储器的地址00 00 FFHFFH，外部扩展数据存储器，外部扩展数据存储器的地址可以从的地址可以从0000H 0000H FFFFHFFFFH。 注意：采用注意：采用R0、R1或或DPTR寄存器间址方式访问片外数据存储器寄存器间址方式访问片外数据存储器。当当采用采用R0、R1间址时只能访问低间址时只能访问低256字节，采用字节，采用DPTR间址可访问整个间址可访问整个64K字节空间。字节空间。252021/8/14MCS-51MCS-51及其及其5l5l子系列的其它成员都具有相同的中断结构。子系列的其它成员都具有相同的中断结构。 80518051有有

32、5 5个中断源个中断源22个外部中断源个外部中断源INT0INT0和和INT1INT1，2 2个片内定时器个片内定时器计数器溢出中断源，计数器溢出中断源，1 1个片内串行口中断源。个片内串行口中断源。 分为两级分为两级高级中断和低级中断。其中任何一个中断源的优先级均可高级中断和低级中断。其中任何一个中断源的优先级均可由软件设定为高级或低级，能实现两级中断服务程序嵌套由软件设定为高级或低级，能实现两级中断服务程序嵌套 。都是可屏蔽的，由软件设定。都是可屏蔽的，由软件设定。 第五节第五节 MCS-51MCS-51的中断系统的中断系统 IE0TF0IE1RI/TITF2TF1EAEX0ET0EX1E

33、T1ESET2PX0PT0PX1PT1PSPT2011111100000高级中断请求低级中断请求中断源中断源中断入口中断入口查询电路中断优先级寄存器全局中断允许中断源允许中断标志中断选择10IT010IT11TF2TF1TF0TIRIINT0INT1中断允许寄存器IE控制中断优先级寄存器IP控制中断触发方式位IT控制262021/8/14第二章 3- -2一、一、MCS51MCS51的中断源的中断源 1.1.中断源中断源 1) 1) 外部中断外部中断0 0请求，由请求，由P3.2P3.2引脚输入。可由用户设定引脚输入。可由用户设定为两种触发方式，（电平触发方式还是边沿触发方式）。为两种触发方式

34、，（电平触发方式还是边沿触发方式）。一旦输入信号有效，则向一旦输入信号有效，则向CPUCPU申请中断，并且将中断标志申请中断，并且将中断标志IE0IE0置置1 1。 2) 2) 外部中断外部中断1 1请求，由请求，由P3.3P3.3引脚输入。亦可由用户设定引脚输入。亦可由用户设定为电平触发方式还是边沿触发方式。一旦输人信号有效，为电平触发方式还是边沿触发方式。一旦输人信号有效，则向则向CPUCPU申请中断，并将中断标志申请中断，并将中断标志IE1IE1置置1 1。INT0 IE0 INT1 IE1 TF0 TF1 RI TI 图 10、 8051中 断 源 3 3）片内定时器）片内定时器T0T

35、0溢出中断请求。当定时器溢出中断请求。当定时器T0T0产生溢出时，产生溢出时，T0T0中断请求标志中断请求标志TF0 TF0 置置1 1，请求中断处理。，请求中断处理。 4)4)片内定时器片内定时器T1T1溢出中断请求。当定时器溢出中断请求。当定时器T1T1产生溢出时，产生溢出时，T1T1中断请求标志中断请求标志TF1TF1置置l l，请求中断处理。，请求中断处理。 5)5)片内串行口发送接收中断请求。当通过串行口发送或接片内串行口发送接收中断请求。当通过串行口发送或接收完一帧串行数据时，串行口中断请求标志收完一帧串行数据时，串行口中断请求标志TITI或或RIRI置置1 1，请求，请求中断处理

36、。中断处理。 272021/8/14第二章 3- -32.2.中断请求标志中断请求标志 (1)TCON(1)TCON的中断标志的中断标志 TCONTCON是专用寄存器，字节地址为是专用寄存器，字节地址为88H88H，它锁存了外部和的中断请求标志，它锁存了外部和的中断请求标志及及T0T0和和T1T1的溢出中断请求标志的溢出中断请求标志TCONTCON 88H 88HD7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D0TF1TF1TR1TR1TF0TF0TR0TR0IE1IE1IT1IT1IE0IE0IT0IT0 1)IT0 1)IT0：选择外部中断：选择外部中断0 0（INT0INT

37、0）触发方式控制位。）触发方式控制位。 IT0=0 INT0IT0=0 INT0为电平触发方式为电平触发方式。 2)IE02)IE0：外部中断：外部中断0 0请求标志位。请求标志位。IE0IE01 1，外部中断，外部中断0 0向向CPUCPU申请中断。申请中断。 3)IT13)IT1：选择外部中断：选择外部中断1 1（INT1INT1）触发方式控制位。）触发方式控制位。 4)1E14)1E1：外部中断：外部中断1 1请求标志位。请求标志位。IE1IE11 1时，外部中断时，外部中断1 1向向CPUCPU申请中断。申请中断。 5)TF05)TF0：片内定时器：片内定时器T0T0溢出中断请求标志。

38、溢出中断请求标志。T0T0被启动后，从初始值开始进行加被启动后，从初始值开始进行加1 1计计数，当最高位产生溢出时置数，当最高位产生溢出时置TF0TF01 1，向，向CPUCPU申请中断，直到申请中断，直到CPUCPU响应该中断时，才由响应该中断时，才由硬件自动将硬件自动将TF0TF0清清0 0，也可由软件查询该标志，并用软件清，也可由软件查询该标志，并用软件清0 0。 6)TF16)TF1：片内定时器：片内定时器T1T1溢出中断请求标志，其操作功能与溢出中断请求标志，其操作功能与TF0TF0类同。类同。 282021/8/14第二章 3- -4 SCON SCON是串行口控制寄存器，与中断有

39、关的是它的低两位是串行口控制寄存器，与中断有关的是它的低两位TITI和和RIRI。1) TI1) TI（SCON.1SCON.1）：串行口发送中断标志位。每发送完一个串行帧，）：串行口发送中断标志位。每发送完一个串行帧，由硬件置位由硬件置位TITI。CPUCPU响应中断时，不能清除响应中断时，不能清除TITI，TITI必须由软件清除。必须由软件清除。 2 2）RI(SCON.0)RI(SCON.0)：串行口接收中断标志位，当允许串行口接收数据时，：串行口接收中断标志位，当允许串行口接收数据时，每接收完一个串行帧，由硬件置位每接收完一个串行帧，由硬件置位RIRI。同样，。同样，RIRI必须由软件

40、清除。必须由软件清除。TIRISCON2)SCON2)SCON的中断标志的中断标志292021/8/14第二章 3-5二、二、MCS51MCS51的中断控制的中断控制 1 1、中断允许寄存器、中断允许寄存器IEIE中断的允许与开放中断的允许与开放0：关INT 中断01：开INT 中断00：关T 中断1：开T 中断001：开T 中断0：关T 中断0：关INT 中断1：开INT 中断11110：关T 中断1：开T 中断221：开所有中断0：关所有中断1：开串行口中断0：关串行口中断位地址IEEAAFADETACESABETAAEXA9ETA8EX00112302021/8/14第二章 3-62中断

41、优先级寄存器IP 中断优先级控制中断优先级控制 内部自然优先级：内部自然优先级：入口地址入口地址INT0高高0003HT0000BHINT10013HT1001BHTI/RI底底0023H312021/8/14第二章 3- -8中断处理过程一般分为三个阶段，即中断响应、中断处理和中断返回中断处理过程一般分为三个阶段，即中断响应、中断处理和中断返回。 三、响应中断的条件及过程三、响应中断的条件及过程 1.1.中断响应中断响应（1 1）中断响应的条件）中断响应的条件 1）有中断源发出请求信号）有中断源发出请求信号2）中断是开放的（总允许、源允许）中断是开放的（总允许、源允许）3）没有封锁（受阻），）没有封锁（受阻），受阻情况是： CPU正在执行同级或高一级的中断服务程序； 现行机器周期不是正在执行的指令的最后一个机器周期，即现行指令完成前不响应任何中断请求； 当前正在执行的是中断返回指令RETI或访问专用寄存器IE或IP的指令。也就是说，在执行RETI或是访问IE、IP的指令后，至少需要再执行条其他指令，才会响应中断请求。322021/8/14第二章 3- -9 2 2）中断响应过程）中断响应过程 进入中断响应周期。进入中断响应周期。CPUCPU在中断响应周期要完成下列操作：在中断响应周期要完成下列操作： 1)根据中断请求源的优先级高低，根据中断请求源的优先级高低，使相应