南京理工大学电工电子综合实验II

1、南京理工大学电子电工综合实验II姓名：王 镇 窑 班级：9131046801 学号：913104680120 2015/10/02一、实验要求实现从0000到5959的多功能数字计时器，并且满足规定的清零，快速校分以及报时功能的要求。二、实验内容1.应用CD4511BCD码译码器、LED双字共阴显示器、300限流电阻设计、安装调试四位BCD译码显示电路实现译码显示功能。2.应用NE555时基电路、3k、1k电阻、0.047F电容和CD4040计数分频器设计，安装，调试秒脉冲发生器电路（输出四种矩形波频率 f1=1Hz f2=2 Hz f3500 Hz f41000 Hz）。3.应用CD4518

2、BCD码计数器、门电路设计、安装、实现00005959时钟加法计数器电路。4.应用门电路，触发器电路设计，安装，调试校分电路且实现校分时停秒功能（校分时f2=2HZ）。设计安装任意时刻清零电路。5.应用门电路设计、安装、调试报时电路5953， 5955，5957低声报时（频率f3500Hz），5959高声报时（频率f41000Hz），整点报时电路，。三、实验元件清单1、 集成电路：NE5551片(多谐振荡)CD40401片（分频）CD45182片（8421BCD码十进制计数器）CD45114片（译码器）74LS003片（与非门）74LS201片（4输入与非门）74LS212片（4输入与门）74

3、LS741片（D触发器）2、 电阻：1K1只3K1只33028只3、 电容：0.047uf 1只4、 共阴极双字屏显示器两块。四、实验器件引脚图及功能表1.NE555(1)引脚布局图：（2）逻辑功能表：(引脚4 )Vi1(引脚6)Vi2(引脚2)VO(引脚3)0××01>>01<<11<>不变2.CD4040（1）引脚布局图：（2）逻辑功能说明：CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-12-12，在电路 中利用其与NE555组合构成脉冲发生电路。其内部

4、结构图如图4所示。引脚图如图3所示，其中VDD为电源输入端，VSS为接地端，CP端为输入端CR为清零端，Q1Q12为输出端，其输出信号频率分别为输入信号频率的2-12-12。3.CD4518（1）引脚布局图：（2）逻辑功能表：输入输出CRCPENQ3Q2Q1Q0清零1××0000计数01BCD码加法计数保持0×0保持计数00BCD码加法计数保持01×保持4.CD4511（1）引脚布局图：（2）逻辑功能表：输入输出LEDCBAgfedcba字符测灯0××××××11111118灭零10×

5、00000000000消隐锁存111××××显示LE=01时数据译码1100000011111101100001000011011100010101101121100011100111131100100110011041100101110110151100110111110061100111000011171101000111111181101001110011195.74LS00（1）引脚布局图：（2）逻辑功能表：输入输出BAQ0000111011106.74LS20（1）引脚布局图：（2）逻辑功能表：输入输出ABCDQ0XXX1X0XX1XX0X1X

6、XX0111110774LS21（1）引脚布局图：（2）逻辑功能表：输入输出ABCDQ0XXX0X0XX0XX0X0XXX00111118.74LS74（1）引脚布局图：（2）逻辑功能表：输入输出CPDQ清零X01X01置“1”X10X10送“0”110O1送“1”11110保持O11X保持不允许X00X不确定9.共阴极双字屏两块：（1）引脚布局图：（2）逻辑功能表：显示字型gfedcba段码001111113fh1000011006h210110115bh310011114fh4110011066h511011016dh611111017dh7000011107h811111117fh911

7、011116fh五、电路各单元原理图以及设计过程1.整体电路设计原理整个电子计时器由显示译码电路、计时电路、脉冲发生电路、校分电路、清零电路和报时电路组成。显示译码电路把BCD码转化为7段数码管显示码传向数码管，计时电路在脉冲信号激励下，配合清零电路完成60进制计时功能，脉冲发生电路负责产生脉冲并分频，在分频电路中可以得到本电路需要的1Hz、2Hz、500Hz、1000Hz信号，校分电路在拨下开关时实现停秒，分以2Hz计数功能，清零电路负责实现60进制并拨下开关实现全部清零；报时电路实现5953， 5955，5957低声报时（频率f3500Hz），5959高声报时（频率f41000Hz）的功能

8、。其原理框图如下：电路总逻辑原理图（在Multisum中模拟成功）：电路总引脚连接图：2.脉冲发生电路电路逻辑原理图：电路引脚连接图：输出矩形波周期：tp1cln31.1RCtp2 fdln20.7R2C Ttp1tp20.7（R12R2）C将图中电阻和电容的数值代入上式，可得T=0.228ms，即。在经过CD4040的分频之后，即可得到频率大约为1Hz的时钟信号。3.译码显示电路电路逻辑原理图：电路引脚连接图：这部分的电路就是将CD4511的对应拐脚连接到双字数码显示器上，CD4511的输入端对应连接到CD4518 BCD码输出端。将、端连接1，LE端连接0即可实现显示功能。330的电阻是以

9、防电流过大使数码管烧毁。4.计时电路电路逻辑原理图：电路引脚连线图：这部分电路主要依靠CD4518实现计时，计时的时候使用EN端作为时钟端；由CD4518的功能表可以看到，当CP端接0信号的时候，EN端是一个下降边沿的时钟端。采用EN端作为时钟端的好处就可以提现出来，因为它是下降边沿，可以直接连上一级的Q4作为进位信号，减少了进位判断的门电路，使得整个时钟的计时误差减小。为了实现60进制需要在计数达到60时将清零信号输入到各自CR端，这部分电路由清零电路实现，在接下来的电路中介绍。分个位的进位信号如果不考虑校分则是直接连接秒十位的Q3，但为了实现校分则在校分电路中将把2HZ的进位信号和正常的进

10、位信号进行一个选择输入到分个位，校分还需要停秒，所以在秒个位CP端接一个停秒信号正常计数为0，校分为1.5.清零电路电路逻辑原理图电路引脚连线图清零电路主要实现两个功能：1.在十位到60的时候清零实现60进制；2.在打开清零开关的时候全部清零。清零开关打到“0”信号时，不论Q2、Q3是什么状态，最后输出都是高电平，此时可以实现任意时刻清零。当开关打到低电平的时候。计数从0101（5）计到0110（6）时Q2、Q3皆为1此时第一级与非门输出0，那么最后也输出1达到清零效果，即电路从59计数到60时马上清零重新从00开始，实现了60进制。6.校分电路电路逻辑原理图：电路引脚连接图校分电路中的D触发

11、器起着消颤的作用，在本电路中可以看到电路的输出信号的表达式为所以当开关打到0信号时Q为0，为1，此时则电路将2Hz信号传到分个位的时钟端，此时分会以2Hz的频率计数，并且为1作为停秒信号传到秒个位的CP端根据CD4518的功能表此时是保持功能，则实现了停秒的功能。当开关打到1信号时，此时以正常的60进制计数。为0个位也正常计数。7.报时电路电路逻辑原理图电路引脚连接图这部分电路需要实现在5953， 5955，5957低声报时（频率f3500Hz），5959高声报时（频率f41000Hz），可以得到式子：，化简式子：在电路中将分十位Q3，分十位Q1连接到与门既是59分中的5（0101），分个位Q

12、4，分个位Q1连接到与门既是59分中的9（1001），将秒十位Q3，秒十位Q1连接到与门既是59秒中的5（0101）。再将秒个位中的Q1连接到电路既是51秒中的1（0001）到这里通过与门已经实现必须满足条件最后才会输出信号。再通过与非门的连接将秒个位Q2与非512Hz，加上前面的条件实现了在59'53"低声报时（此时秒的个位为0011），秒个位Q3与非512Hz，加上前面的条件实现了在59'55"低声报时（此时秒的个位为0101），秒个位Q2、秒个位Q3都为1时，即实现了在59'57"低声报时（此时秒的个位为0111），将秒个位Q4与非2

13、014Hz，加上前面的条件实现了在59'59"高声报时（此时秒的个位为1001）。六、实验总结本次实验是一个相当复杂的数电实验，包括了很多具体的数字电路知识。面对这样一个大工程，在实验中必须对每一个部分的电路连接好就立刻检查一部分功能，当全部连接好后再找出错的地方就会很难下手。在实际操作中遇到了各种问题，但凭借之前的预习工作以及在实验前在Musitium模拟了整个连接过程，对于出问题的原因能在各部分电路中很快找到并解决，而且也没有遇到大型的问题，最后顺利按时地完成了这个实验。对于自己的动手能力有了很大的提升。在后来的写实验报告过程中各种电路图要画，我用了visio画引脚图，Musitium画逻辑图，写