数字逻辑与数字系统设计2015试卷

1、数字电子技术2015年试卷A一、填空题 (每空1 分，共20分)1. 逻辑函数的反函数 ，对偶式 。2. 完成转换：(121)10 = ( )2 = ( )16=( )8421BCD。3. 表示逻辑函数的方法有 、 、 、 等。4. 三态门的三种输出状态分别是0、1和 。5. 一个16路数据分配器，其地址选择输入端有 个。6. 对于JK触发器，若J=K=1，可完成 触发器的逻辑功能。7. 米里型时序电路的输出状态与 和 有关。8. 设计一个有17个有效状态的十七进制计数器需要 个触发器。9. 计数器按数字的变化规律来分，可分为 计数器、 计数器和 计数器 。10. 在VHDL语言中，变量只能在

2、Process和 中定义，并只在其内部有效；而信号只能在Entity和 中定义。得分二、单项选择题 (每小题 1.5 分，共 15分)1. 十六进制数(7D.F3)16的八进制数是 _。A(176.746)8 B. (175.746)8 C. (175.745)8 D. (176.756)8 2. (7)10的余3码是_。A1011 B1100 C1010 D10013. 函数F(A，B，C，D)=m(1,3,5,7,8,13,15)，它的卡诺图 如下图所示。函数的最简与或表达式F=_。 CDAB00011110001101111111101A. B. C. D. 4. n个变量的最小项是_。

3、 An个变量的积项，它包含全部n个变量，每个变量可用原变量或反变量 Bn个变量的和项，它包含全部n个变量，每个变量可用原变量或反变量 Cn个变量的积项，它包含全部n个变量，每个变量仅为原变量Dn个变量的和项，它包含全部n个变量，每个变量仅为反变量5逻辑函数的表示方法中具有唯一性的是_。A.真值表 B.布尔表达式 C.逻辑图 D.VHDL语言6下图为数据选择器构成的函数发生器，其输出逻辑Y等于_。A. Y = AB ； B. ；C. Y = A； D. Y = B 。7用n个触发器构成的计数器，可得到的最大计数模为_。A. n B. 2n C. 2n D. 8一个T触发器，在T=1时，加上时钟脉

4、冲，则触发器_。A保持原态 B置0 C置1 D翻转9. 在四变量卡诺图中，逻辑上相邻的一组最小项为（ ）。A. m0与m5 B. m7与m15 C. m5与m12 D. m13与m8 10. 若要使JK触发器来实现特性方程工作，应使输入JK=（ ）。A. 00 B. 01 C. 11 D. 10得分三、简答题 (每小题 5 分，共20分)1. 用代数法将函数化简为最简与-或表达式。2. 用完整的VHDL语言描述逻辑函数表达式3. 试用集成数据选择器74LS151实现逻辑函数，写出实现过程。4. 在实验中，若要用74LS161实现一个13进制计数器，如果用清零法，该如何连线？请在下图画出。得分四

5、、分析题 (共 25分)1. 由3线-8线译码器74LS138和8选1数据选择器74LS151组成如下所示的逻辑电路。X2X1X0和Z2Z1Z0为两个3位二进制数，试分析电路的逻辑功能,要求写出分析过程。（10分）2. 分析如图所示的时序电路是几进制分频电路？要求：（1）画出状态转换图；（2）画出Q0Q1Q2Q3及Z的波形图。（15分）得分五、综合题 (共 20分)1. 试用四位二进制同步计数器74LS161 和八选一数据选择器74LS151及必要的逻辑门设计一个数字序列发生器，使之可以周期性地产生如下数字序列信号：01101110要求：（1）写出设计思路；（6分） （2）另行画出连线图；（8

6、分） （3）画出输出F的波形图（6分）数字电子技术2015年试卷B一、填空题 (每空1 分，共20分)1、完成转换：(79)10 = ( )2 = ( )16=( )8421BCD。2、表示逻辑函数的方法有 、 、 、 等。3、逻辑函数的反函数 ，其对偶式 。4、在VHDL语言中，变量只能在 和Function中定义，并只在其内部有效；而信号只能在 和Architecture中定义。5、计数器按照触发方式来分，可分为 方式和 方式。6、集电极开路门（OC门）在使用时必须外接 和 ，才能提供高电平输出信号。7、一个32路数据分配器，其地址选择输入端应该有 个。8、对于JK触发器的特征方程是 ，若

7、J=K=1，可完成 触发器的逻辑功能。9、设计一个有21个有效状态的21进制计数器时需要 个触发器。10、Moore型时序电路的输出仅取决于电路的 ，和电路的输入无关。得分二、单项选择题 (每小题 1.5 分，共 15分)1八进制数（163.25）8的十六进制数是_。 A.（73.54）16 B. （74.54）16 C. （73.55）16 D. （74.55）162. Gray码的特点是相邻码组中有_位码相异。A三位 B.两位 C.一位 D.四位3. 函数F(A，B，C，D)=m(1,3,4,6,8,10)，它的卡诺图如下图所示。函数的最简与或表达式F=_。 CDAB00011110001

8、10111111011A. B. C. D. 4.要使38线译码器（74LS138）正常工作，使能控制端、的电平信号应是_。A000 B. 100 C.011 D.1115某逻辑门输入A、B和输出F的波形如右图所示，则F(A，B)的表达式是_。A. F=AB B. F=A+B C. D. 6组合逻辑电路是指由_ _构成的电路。A. 触发器 B. 门电路 C. 计数器 D.寄存器7对于JK触发器，输入J=0，K=1，CP脉冲作用后，触发器次态应为_。A1 B. 0 C. D.以上都不对8电路如右图所示，经CP脉冲作用后，欲使，则A，B输入应为_。AA=0，B=0 BA=1，B=× CA

9、=0，B=1 DA=1，B=09. 5个变量的逻辑函数共有（ ）个最小项。A. 16 B. 18 C. 32 D. 10 10. 可以用来直接实现数据串行-并行、并行-串行转换的器件是（ ）。A. 数据分配器 B. 计数器C. 移位寄存器 D. 译码器得分三、简答题 (每小题 5 分，共 20分)1. 用卡诺图法化简逻辑函数2. 用VHDL语言描述下降沿触发的D型触发器3. 用74LS138译码器和必要的逻辑门实现逻辑函数，在下图基础上画出电路图并写出实现过程。4. 在实验中，若要用74LS161实现一个11进制计数器，如果用置数法，该如何连线？请写出设计过程并在下图基础上画出电路图。得分四、分析题 (共 25分)1. 下图中74