MOSFET性能综述

1、MOSFET性能定标一一第一部分：历史选择Ali Khakifirooz , IEEE 会员；Dimitri A. Antoniadis , IEEE 院士摘要：描述MOSFET在饱和状态下从亚阈 到强反型的一个简单的分析模型用来推 导出一个新的关于晶体管内在转换延迟 的公式。上述模型服从测量趋势：在环振 荡器上数据比传统的 CV/I标准更好。MOSFET性能衡量的历史趋势被检验，并 且现在表明沟道中载流子速度的持续增 加是提高晶体管测量性能的主要动力。近 来应变工程器件中速度和迁移率依赖性 研究是基于出版的实验数据和一个提出 来以验证这种依赖性的理论。事实表明： 虚拟源速度和曾经人们相信的尽

2、管事实 是国家最先进的MOSFETs工作在它们极 限60% £5%相比依赖于低场迁移率更强 烈一些。这些观察将在本文的第二部分用 来探索按参数排序的关键器件之间的交 换因为尺寸测量的器件性能相称的比例 来继续未来高性能CMOS系列。关键词：延迟，迁移率，MOSFET定标，性能，前景，迁移速度。I .引言为了继续其历史测量趋势，晶体管性 能切合实际的基准是量化技术要求中必 不可少的。不同于当前和过去的技术，品 质因素(FOMs)的不同数字的直接测量是 可能的或者它们很容易从拥有好的校准 模型的电路仿真中获取，对未来技术评估 电路级性能的措施并不简单。有预测模型 1, 2的电路仿真或使用

3、计算机辅助设计 的模型校准以及器件仿真是一个选择。然 而如果对于所需的FOMs的解析表达式是 易得到的，那么将更容易并且更加有洞察 力。历史上，晶体管延迟已经由CVdd /I Dsat来简单近似，其中 VDD是电源电压、IDsat是Vgs Vds Vdd时的漏极 电流。C代表总的负载电容，为获取由晶体管为主的电路中固有晶体管延时通常被用来等同于反型中栅极电容 Cinv。尽管事实上开关电荷CinvVDD并不包含栅极和其他晶体管固有的寄生电容，以及在 CMOS结构3, 4中开关期间漏极电流从 未达到ID ,因为这个度量同时也高估了 Dsat反转电荷，对于早期的技术节点它提供了 一个可供人们接受的结

4、果。然而，随着晶 体管进一步缩小，寄生电容的相对重要性 也相应增加，这使得忽略它们变得不切实 际。最近，研究表明，如果在分母的电流被 代表平均开关电流3 5的有效电流Ieff 取代，CV/I度量更好地跟随实验逆变器延 迟。通常，一个显著的观察是Ieff/ID比 sat例减小随着晶体管按比例减小，主要是由 于增加的漏感应势垒降低(DIBL )。因此 未来期间设计应该旨在通过在维持一个 可接受白电流5的同时控制短沟道效应 来最大化有效电流。在本文中，我们提出一个对MOSFET 本证延迟的解析表达式，它是基于对有效 电流和总栅极开关电荷的物理模型，更加 的精确。本表达式适用于已发表的器件数 据，以及

5、MOSFET性能定标的历史趋势已 被验证。用定标结果表明在沟道中载流子 迁移速度对改进的晶体管性能起主要驱 动作用。迁移速度和迁移率的依赖性在最 近的应变工程期间中是基于实验数据和 一个被提出用于检验此依赖型的理论被 研究的。本文的第二部分将讨论这些观测 可以被用来探索关键器件参数之间的权 衡为了用尺寸定标器件性能相称的标定 来继续历史的趋势。n .简单的MOSFET解析模型在饱和状态下标准宽度晶体管电流表示为Id W Cinv Vgs Vt v（1）其中Vt是在Id-Vgs曲线中用线性外推法得到的包和阈值电压，Cinv是每单位面积的栅极电容，V代表有效载流子迁移 速度。有效速度V和源极附近势

6、垒处的载流子平均迁移速度有关，这就是所谓的虚拟源速度Vx0,若源极串联电阻两端的电压降做出更正RS1 7V%1 CinvRs 1 2 v（2）其中 是V/V的DIBL系数，即：VT1/ Vds ,以及DIBL依赖性表示 个事实：由于源极和漏极（S/D）串联电（1）已被观测数据验证：饱和漏极电流 和栅极电压是线性关系，对应一个几乎恒 定的跨导，如图1所示。在我们的分析中， 我们假设有效速度和栅极电压是无关的 以及（在文献中描述短沟道器件在没有电 容-电压（C-V）的测量时）反转电荷仅仅是Qnv Cinv Vgs Vt 。请注意即使是一个精心确定的反转电荷的估计都包含着 某种程度的不确定性。结合在

7、长沟道器件 测量的C-V曲线，由于阈值电压的转降的 适当移位、DIBL以及源极串联电阻6两 端的电压降是一个例子。此方法忽略了聚 耗尽8栅极长度依赖性以及在弱反型下 由于短沟道效应 C-V曲线的扩散。用合适 的测试结构在短沟道器件中 C-V曲线拆 分的直接测量是一种替代9。然而根据 MOSFETs的散射理论10,在饱和条件下 电流计算的相关电荷是源极附近势垒处 反型电荷，此处载流子注入进沟道中（虚 拟源）。因此即使对短沟道器件的实验 c-v 数据易得到，但计算在虚拟源处的实际反 型电荷也不是没有不确定性的。Monte Carlo模拟表明起初当栅极电 压增加时有效速度增加，然而当栅极电压接近Vd

8、d时它是几乎恒定的11。上述独阻之间的电压降存在，阈值电压升高(LUTi/yro Em立于栅极电压的反型电容和有效速度的 假设允许我们使用从电流-电压特性中获 得的阈值电压来进行电荷估计。值得注意1500的是这里定义的阈值电压比通常文献中提到的高出200mV,它是在亚阈值一个给 定的电流条件下定义的。不能区分这两个 1000量是半导体国际技术路线图计划中缺点之一，并且当量化技术要求时有严重的后 果。宽度标准的晶体管截止电流由下给出I off /W Iref10VTS* . . .其中S是每十年在伏量纲上的有效亚阈在国家最先进的 MOSFETs中，方程值摆幅，Iref是当阈值电压Vgs Vt时每

9、单位宽度的电流值，从经验上可以得出0.70.911Supply Voltage (V)1.310100Ring Oscillator Delay （ps）图3这里列举了一些评论。首先，公式（4） 引用了有效电流的概念，其仅在图2可以观测出在不同的技术代，1用 Q°Vx0 , e0 x082其中Qo 8 10 C/cm。这与我们的薛定谓-泊松模拟一致，由Qinv Vgs特性外推定义的阈值刚开始时，反转电荷接近10 7C/cm2。出.性能指标和历史趋势我们定义晶体管本征延迟为：Qg / Ieff 7,其中Ieff是有效漏极电流,Qg是两种不同状态下栅极电何差，其中包含沟道和边沿场电荷。如

10、附录所示，公 式如下：_ * _1 Vdd VtCfVDD/G3 Lg3Vdd / 4 Vtv（4）其中Cf表不考虑到米勒效应的等效栅极边沿电容。当沟道与 S/D等平面时C；达到可能的最小值，即在栅极附近没有S/D或者接触通孔时，对于优化的器件它大约为0.5fF/ m并且几乎与技术节点无关12。上述延迟公式可以和传统的CV/I比较CinvV DDVDDLGI DsatVDD VT V表明和dibl及寄生电容无关。请注意在 传统的CV/I度量中可能包含寄生电容， 栅极-沟道和寄生电容都与 vdd相乘以及 饱和漏极电流在分母中的事实都引入了 重大的错误。Vdd 2Vt时有效。其次，严格意义上来讲，

11、延迟方程应该使用分子为 PMOS参数 电荷预估以及分母为 NMOS参数进行有 效电流计算，反之亦然。然而，在一个既 定的技术之中，NMOS和PMOS通常又想 死的阈值电压、D旧L、沟道长度以及反型 和边沿电容，因此使用基于一种晶体管类 型的公式（4）得出的晶体管本征延迟是 合理的。对于在（4）中的延迟表达式的一种完整检验，图2给出了使用公式（4）得出 的NMOS和PMOS晶体管的本征延迟和301100300Gate Length (nm)D 1f 告道 iwllsosRMU 看一ITO 300Gate Length (rvm)o 1 i-宣名 Gfeos KefNMOSPMOS取115

12、9;radM SiGe FU£I豆后2匚古看一号巴当七!>一项90nm技术作为电源功能的实验环形 震荡延迟的比较13。反相器延迟可以像 NMOS和PMOS晶体管平均本征延迟可 以被公式（4）计算一样建造模型并且考虑 到较大的PMOS栅极宽度可以乘以一个 大约为2.2的缩放因子。与此相反，即使 采用一个更大的大约为 4.5缩放因子，在 低电源电压时CV/I度量都不能提供一个 好的近似。图3做出了进一步的分析，它 给出了拥有不同尺寸和电源电压的一些 技术代之间使用公式（4）计算出的带本征 延迟的反相器延迟测量的比较13-34。 再次，上述提出的度量配上一个恒定的缩 放因子2.2和实

13、验数据吻合良好，而传统 的CV/I度量和测量得到的环形振荡器延 迟呈现出一个超线性的关系。图4给出了对于一些基准技术的本征 延迟的历史趋势13-61。注意到下面的 事实的有趣的，具有不同器件结构类型的 许多技术带之中，晶体管本征延迟几乎和 栅极长度具有按比例的线性关系。当然在 近些年，各种应变工程方法应用到增强沟 道中载流子输运中以继续历史的线性趋 势。图4指出事实上应变工程对继续性能 提升是必要的；否则，在延迟和栅极长度 相对中将出现饱和行为。IV.迁移速度演化尽管寄生元件的相对重要性，在公式 . * . . .（4）中Cf /GnvLG项的增加过程中主要被寄生电容代表，随着晶体管按比例增加

14、，图4给出在过去的二十年中 MOSFET的本 征延迟和栅极长度成比例减小。事实上， 为了弥补公式（4）中第一项的增加以及维 持延迟与栅极长度按比例的缩放，有效速 度必须增加。为了分析随尺寸缩放迁移速度的演化，进行关于虚拟源速度 vx0的研究是有指导意义的。虚拟源速度在散射效率B下和散射速度v有关Vxo Bv| v（6）其中是在虚拟源附近载流子的后散射平均自由程，l是散射到源极处的临界长 度10,这通过蒙特卡罗模拟得出和距离成正比，其中的势差是 kBT /q89,90ao100300301DO 300Gale Lenglh （nm）Gate Length （nm）图5图5表明对于基准技术提取虚拟

15、源速 度13-64是使用公式（2）和将其作为栅极 长度函数。由于l和沟道长度按比例降低， 因此虚拟源速度增加。然而，由于栅极长 度低于130nm时，对于放松硅技术出现饱 和速度，很大可能是由于未保证静电一致 性而增加的掺杂引起的库伦散射的增强。 通过提高迁移率和散射速度，应变工程中 的创新回复了速度的增加。图5得到的一个有趣的观测是拥有增 强的应变工程62,通过使用新的晶片取向 或者两者结合64,PMOS晶体管的虚拟源 速度和NMOS器件的接近。即使是用高K 删介质63,使用单轴应变（110）硅可以达 到比宽松硅比两倍更多的空穴速度增强。 我们下一节将讨论尽管随着在（110）晶向 单轴应变增加

16、空穴迁移率持续增加，好像 一旦有效质量饱和的应变诱导调制出现速度增强将减缓。这标志着对于尽管集成 挑战空穴虚拟源速度的持续增加应变（110）和（111）沟道的重要性。另一种看法是有全硅（FUSI）栅56的 器件比相似的压变水平的多晶硅栅器件 有相当高的载流子速度。来实现特定的阈 值电压和截止电流这些特定的器件具有 较低的卤素掺杂。因此这些结果需要多加 分析来看看在这些器件中是否事实上由 于低的库伦散射导致高的虚拟源速度，如 果是的话这些结果对于未来轻掺杂超薄 绝缘体上硅（SOI）或纳米通道是否有影响。对于给定的技术，在静电一致性降低 时载流子速度增加73,就像DIBL增加时 散射临界长度降低。

17、因此，在D旧L恒定时比较速度是重要的。图6给出了在FUSI （全硅）器件中载流子估计速度与类似应 变水平的多晶硅栅晶体管的载流子估计 速度的比较56。对于一个给定的 D旧L , FUSI （全硅）器件中的虚拟源速度比传统 的MOSFETs高得多，这突出一个事实它 们受库伦散射影响小一点。然而决定晶体 管性能的有效速度在两种期间中是相似 的。这主要是因为FUSI （全硅）器件具有 较高的反转电容，因此根据公式 （2）受S/D 串联电阻两端电压降的影响更大。换句话 说，用更少的沟道掺杂，这些特殊的FUSI （全硅）器件才像超规模的多晶硅栅晶体 管一样工作。本文的第二部分将讨论，尽 管期间的超规模可

18、能导致更高的速度或 者等效的更高的驱动电流，考虑到将导致 更低的有效电流它不一定要转化为更高 的性能。除了提供一些关于金属栅晶体管 影响的观点，这个例子给出了关于为了减 轻库伦散射而减少沟道掺杂并因此提高 传输性能的重要信息。除非能用除了增加Cinv以外的方法控制短沟道效应，比如变MOSFETs工作距离它们的散射极限有多 远抱有极大的兴趣6,79。散射效率B的 直接测定需要提取器件结构的模拟来计算散射速度V以及和虚拟源提取速度的比较。一个包含用测量器件特性校正蒙特 卡罗模拟和关闭散射机制的方法或许是 达到此效果的最可靠的途径80。考虑到 应变的数量以及相关的能带结构修正不 是精确地得到，分析应

19、变器件带来了附加 的不确定性。到目前为止，随温度变化的测量以对 后散射和散射速度去耦就是唯一的直接 方法81,82。然而，在其早期版本中81, 这个方法包含若干在最先进的MOSFETs中不一定正确的假设，如下：1）散射速 度与温度的平方根成正比 v T0.5,这仅在非兼并条件下成立，即 VGS很低时；2）迁移与T "成正比，这是假设声子受限的迁移；3）散射临界长度与温度成正比 l T ,其中尽管过于简化了决定后散射 比的因素，在缺乏综合分析来了解基层的 物理机制的条件下，是可以接受的。止匕外， 迁移平均自由程和速度的依赖性是在兼 并统计基础上形成的。事实上，这种方法 的修正版本82讨

20、论了这些假设并且找到 明显不同的依赖性（尽管它继续使用的是 温度依赖于在长沟道器件中测量的迁移） 然而，仍然有些团队在继续使用原来的方 法83,84。公式（9）提供了另外一种估计散射效率B的方法。假设电子在110单轴应变下,若我们假设0.5和0.45,图8中的数据给出一个大约为 0.65的散射效率。薄晶体管，但是低沟道掺杂得不到好处V .距离散射极限多远?现在人们对判断国家最先进的#石oojA u-ojeubuo串三一0石化口 k0020.40.6001Relative Change in Mobility图8对器件34散射速度的一个预估能够 用一些关于应变水平和这些器件中横向 Electrons例趋势上比传统的 CV/I度量更好。MOSFET性能定标的历史趋势已被检验， 并且表明在沟道中载流子速度的持续