计算机组成原理第2章

1、计算机组成原理教学课件计算机组成原理教学课件王王 诚诚 宋佳兴宋佳兴清华大学计算机系清华大学计算机系2009年10月第第 2 章章 数字逻辑电路基础数字逻辑电路基础 和计算机中的逻辑部件和计算机中的逻辑部件（计算机组成原理课程的预备性知识） 2.1 数字电路基础数字电路基础 2.2 基本逻辑门和布尔代数知识基础基本逻辑门和布尔代数知识基础 2.3 组合逻辑电路及其应用组合逻辑电路及其应用 2.4 时序逻辑电路及其应用时序逻辑电路及其应用 2.5 现场可编程器件的内部结构和编程现场可编程器件的内部结构和编程一一. 本章的预备性知识本章的预备性知识 1. 晶体二极管和它的单方向导电特性晶体二极管和

2、它的单方向导电特性 2. 晶体三极管与反相器电路晶体三极管与反相器电路 3. 两种最基本的门电路：与非门，或非门两种最基本的门电路：与非门，或非门 4. 逻辑运算与数字逻辑电路逻辑运算与数字逻辑电路 5. 逻辑功能的表示和等效电路逻辑功能的表示和等效电路 6. 真值表和逻辑表达式的对应关系真值表和逻辑表达式的对应关系 7. 逻辑运算的基本定理、常用公式和逻辑化简逻辑运算的基本定理、常用公式和逻辑化简 8. 三态门电路三态门电路1.晶体二极管及其单方向导电特性晶体二极管及其单方向导电特性 通常情况下，可把一些物体划分成通常情况下，可把一些物体划分成导体导体（双向导电）和（双向导电）和 绝绝缘体缘

3、体（不导电）两大类。在这两类物体的两端有电压存在时，（不导电）两大类。在这两类物体的两端有电压存在时，会出现有电流流过或无电流流过物体的两种不同情形。会出现有电流流过或无电流流过物体的两种不同情形。 人们也可以制作出另外一类物体，使其同时具备导体和绝人们也可以制作出另外一类物体，使其同时具备导体和绝缘体两种特性，其特性取决于在物体两端所施加电压的方向，缘体两种特性，其特性取决于在物体两端所施加电压的方向，当在一个方向上有正的电压（例如当在一个方向上有正的电压（例如 0.7V）存在时，可以允许电）存在时，可以允许电流流过（如图所示），此时该物体表现出导体的特性；流流过（如图所示），此时该物体表现

4、出导体的特性；而在相反的方向上施加一定大小的电压时，而在相反的方向上施加一定大小的电压时，该物体中不会产生电流，表现出绝缘体的该物体中不会产生电流，表现出绝缘体的的特性，即该物体的特性，即该物体只能在单个方向上导电只能在单个方向上导电，这样的物体被称为这样的物体被称为半导体半导体。制作出的器件。制作出的器件被称为被称为二极管二极管。 电流 i+-二极管的内部结构及其开关特性二极管的内部结构及其开关特性 绝缘体和导体不同的导电特性是由于它们不同的原子结构绝缘体和导体不同的导电特性是由于它们不同的原子结构特性造成的。特性造成的。 通过在绝缘材料中有控制地掺加进少量的导电物质，可以通过在绝缘材料中有

5、控制地掺加进少量的导电物质，可以使得到的材料有一定的导电特性。例如在使得到的材料有一定的导电特性。例如在 4价的硅材料（每个原价的硅材料（每个原子核周围有子核周围有 4个电子）中掺杂进少量个电子）中掺杂进少量 5价的金属材料形成价的金属材料形成 N型材型材料，或者掺杂进少量料，或者掺杂进少量 3价的金属材料形成价的金属材料形成 P型材料，使新得到的型材料，使新得到的材料中总的原子核数量与电子的数量不满足材料中总的原子核数量与电子的数量不满足 1:4 的关系，的关系， N型型材料中形成有极少量的带负电荷的多余电子，材料中形成有极少量的带负电荷的多余电子， P型材料中缺少型材料中缺少极少量的电子（

6、反过来称为有极少量的带正电的空穴），这些极少量的电子（反过来称为有极少量的带正电的空穴），这些电子和空穴可以成为导电的载流子。当把这样的两种材料结合电子和空穴可以成为导电的载流子。当把这样的两种材料结合在一起时，就表现出在单个方向导电的特性，这就是半导体，在一起时，就表现出在单个方向导电的特性，这就是半导体，做成器件就是二极管。当做成器件就是二极管。当P型材料一端（称为二极管的正极）有型材料一端（称为二极管的正极）有比比N型材料一端（称为二极管的负极）高型材料一端（称为二极管的负极）高 0.7 伏的电压时，就会伏的电压时，就会产生从正极流向负极的电流，小的反向电压则不会产生电流。产生从正极流向

7、负极的电流，小的反向电压则不会产生电流。2. 晶体三极管和反相器电路晶体三极管和反相器电路 在半导体的基体上，经过人工加工，可以生产出三极管，在半导体的基体上，经过人工加工，可以生产出三极管，它类似于它类似于 2 个背向相连接的二极管，有个背向相连接的二极管，有 3 个接线端，分别被称个接线端，分别被称为集电极、基极和发射极，其特性是：为集电极、基极和发射极，其特性是：基极基极发射极发射极集电极集电极+Vcc (+5V)接地接地输入电平输入电平 = 0.7 V, 三级管导通，三级管导通， 使输出电平为使输出电平为 0 V ；输入电平输入电平 = 0 V , 三级管截止三级管截止 ， 使输出电平

8、使输出电平 4 V ； 这已经构成了反相器线路这已经构成了反相器线路,完成逻辑取反功能。完成逻辑取反功能。输出输出输入输入电阻电阻电源电源+Vcc 3. 与非门与非门 和和 或非门或非门+Vcc (+5V)接地接地输出输出输入输入1电源电源输入输入2输入输入2输入输入1+Vcc (+5V)输出输出电源电源与非门与非门： 2 路输入都高，输出才为低；路输入都高，输出才为低； 或非门或非门：任何一路输入为高，输出都为低：任何一路输入为高，输出都为低（原（原1个三极管变成串接的个三极管变成串接的2个三极管）个三极管） （原（原1个三极管变成并行的个三极管变成并行的2个三极管）个三极管） 接地接地当然

9、，也可以制作并使用不带反相功能的当然，也可以制作并使用不带反相功能的 与门与门 和和 或门或门 电路。电路。4. 逻辑运算与数字逻辑电路逻辑运算与数字逻辑电路 数字逻辑电路是实现数字计算机的物质基础。数字逻辑电路是实现数字计算机的物质基础。 最基本的逻辑电路：与门，或门，非门；用它们可最基本的逻辑电路：与门，或门，非门；用它们可以组合出实现任何复杂的逻辑运算功能的电路。以组合出实现任何复杂的逻辑运算功能的电路。 最基本的逻辑运算有：与运算最基本的逻辑运算有：与运算，或运算，或运算，非运算非运算，正好可以选用正好可以选用与门与门、或门、或门、非门非门来加以实现。来加以实现。 逻辑关系是可以采用数

10、学公式来表示和运算的，此逻辑关系是可以采用数学公式来表示和运算的，此数学工具就是布尔代数，又称逻辑代数。数学工具就是布尔代数，又称逻辑代数。 例如，例如，A = B C + E * /F； A为输出（运算结果），为输出（运算结果）， B、C、E、F为输入为输入， 、+、 / 分别代表与、或、非运算符；分别代表与、或、非运算符； 运算符的优先级：非运算最高，与运算次之，或运算最低。运算符的优先级：非运算最高，与运算次之，或运算最低。 这一逻辑运算功能，显然可以用这一逻辑运算功能，显然可以用 与门与门、或门或门、非门非门来实现。来实现。5. 逻辑功能的表示和等效电路逻辑功能的表示和等效电路 逻辑功

11、能可以选用逻辑功能可以选用布尔代数式布尔代数式表示，表示， 卡诺图表示，卡诺图表示， 真值表真值表表示，或者用线路逻辑图表示。表示，或者用线路逻辑图表示。 与门、与门、 或门、或门、 非门非门 的图形符号：的图形符号： 非门非门 与门与门 与非门与非门 或门或门 或非门或非门AXBA B X 0 0 0 0 1 0 1 0 0 1 1 1A B X 0 0 1 0 1 1 1 0 1 1 1 0X=AB X= AB X=A+B X=A+B 真值表真值表XXXAAABBBAX6. 真值表和逻辑表达式的对应关系真值表和逻辑表达式的对应关系真值表、逻辑表达式、线路图是有对应对应关系的真值表、逻辑表达

12、式、线路图是有对应对应关系的, 真值表真值表表达式表达式电路图电路图 (用于做出产品用于做出产品)与门与门与非门与非门ABA B X 0 0 0 0 1 0 1 0 0 1 1 1A B X 0 0 1 0 1 1 1 0 1 1 1 0X = A B X = A B ABX1. 用用与逻辑与逻辑写出真值表中写出真值表中每一横行中输出为每一横行中输出为 1 的的逻辑表达式；逻辑表达式；2. 用用或逻辑或逻辑汇总真值表中汇总真值表中全部输出为全部输出为 1 的逻辑。的逻辑。3. 不必理睬那些输出为不必理睬那些输出为 0的各行的内容，它们已的各行的内容，它们已经隐含在通过经隐含在通过 1、2 两两

13、步写出的表达式中。步写出的表达式中。X= A * B + A * B + A * BX真值表真值表用于写出功能需求用于写出功能需求得出用到的基本门得出用到的基本门 及其连接关系及其连接关系7. 基本定理和常用公式，逻辑化简基本定理和常用公式，逻辑化简A+0=A A0=0 A+A=1 AA=0A+1=1 A1=A A+A=A AA=AA+B=B+A AB=BA A=A(A+B)+C=A+(B+C) (AB) C=A(BC)A(B+C)=AB+AC A+ BC=(A+B) (A+C)A+AB=A A(A+B)= AA+AB=A+B A(A+B)=ABA B = A + B A + B = A B例

14、如：例如：AB+AB+AB = A(B+B) +AB=A+AB = A + B = AB8. 三态门电路三态门电路 三态门电路是一种最重要的总线接口电路，它保留三态门电路是一种最重要的总线接口电路，它保留了图腾输出结构电路信号传输速度快、驱动能力强的特了图腾输出结构电路信号传输速度快、驱动能力强的特性，又有集电极开路电路的输出可以性，又有集电极开路电路的输出可以“线与线与”的优点，的优点，是构建计算机总线的理想电路。是构建计算机总线的理想电路。 “三态三态”是指电路可以输出正常的是指电路可以输出正常的 “0” 或或 “1”逻逻辑电平，也可以处于高阻态，取决于输入和控制信号。辑电平，也可以处于高

15、阻态，取决于输入和控制信号。为高阻态时，为高阻态时， “0” 和和 “1”的输出极都截止，相当于与的输出极都截止，相当于与所连接的线路断开，便于实现从多个数据输入中选择其所连接的线路断开，便于实现从多个数据输入中选择其一。一。A B C/G1 /G2 /G3总线总线例如，当控制信号例如，当控制信号 /G1为低为低电平，电平， /G2 和和 /G3为高电为高电平时，三态门的输入平时，三态门的输入 A 被被送到总线上，另外两个三送到总线上，另外两个三态门的输出处于高阻态。态门的输出处于高阻态。 二二. 计算机中常用的逻辑电路计算机中常用的逻辑电路 专用功能电路专用功能电路1. 加法器和算术逻辑单元

16、加法器和算术逻辑单元2. 译码器和编码器译码器和编码器3. 数据选择器数据选择器4. 触发器和寄存器、计数器触发器和寄存器、计数器 阵列逻辑电路阵列逻辑电路5. 存储器芯片存储器芯片 RAM 和和 ROM6. 通用阵列逻辑通用阵列逻辑 GAL7. 复杂的可编程逻辑器件复杂的可编程逻辑器件 CPLD: MACH器件器件8. 现场可编程门阵列现场可编程门阵列 FPGA 器件器件计算机中常用的逻辑器件计算机中常用的逻辑器件 计算机中常用的逻辑器件，包括计算机中常用的逻辑器件，包括组合逻辑组合逻辑和和时序逻辑电路时序逻辑电路两大类别；也可以划分为两大类别；也可以划分为专用功能专用功能和和通用功能电路通

17、用功能电路两大类别。两大类别。 组合逻辑电路组合逻辑电路的输出状态只取决于当前输入信号的状态，的输出状态只取决于当前输入信号的状态，与过去的输入信号的状态无关，例如加法器，译码器，编码器，与过去的输入信号的状态无关，例如加法器，译码器，编码器，数据选择器等电路；数据选择器等电路； 时序逻辑电路时序逻辑电路的输出状态不仅和当前的输入信号的状态有的输出状态不仅和当前的输入信号的状态有关，还与以前的输入信号的状态有关，即时序逻辑电路有记忆关，还与以前的输入信号的状态有关，即时序逻辑电路有记忆功能，最基本的记忆电路是触发器，包括电平触发器和边沿触功能，最基本的记忆电路是触发器，包括电平触发器和边沿触发

18、器，由基本触发器可以构成寄存器，计数器等部件；发器，由基本触发器可以构成寄存器，计数器等部件； 从器件的集成度和功能区分，可把组合逻辑电路和时序逻从器件的集成度和功能区分，可把组合逻辑电路和时序逻辑电路划分成低集成度的、只提供辑电路划分成低集成度的、只提供专用功能专用功能的器件，和高集成的器件，和高集成度的、现场可编程的度的、现场可编程的通用功能通用功能电路，例如通用阵列逻辑电路，例如通用阵列逻辑GAL，复杂的可编程逻辑器件复杂的可编程逻辑器件 CPLD，包括门阵列器件，包括门阵列器件FPGA，都能实，都能实现各种组合逻辑或时序逻辑电路功能，使用更方便和灵活。现各种组合逻辑或时序逻辑电路功能，

19、使用更方便和灵活。1. 加法器和算术逻辑单元加法器和算术逻辑单元 加法器是计算机中最常用的组合逻辑器件，主要完成两个补加法器是计算机中最常用的组合逻辑器件，主要完成两个补码数据的相加运算，减法运算也是使用加法器电路完成的。码数据的相加运算，减法运算也是使用加法器电路完成的。 一位的加法器可以对本位两个二进制数据和低一位送上来的一位的加法器可以对本位两个二进制数据和低一位送上来的一个进位信号的完成相加运算，产生本位的和以及送往高一位的一个进位信号的完成相加运算，产生本位的和以及送往高一位的进位输出信号。进位输出信号。 由多个一位的加法器，可以构成同时完成对多位数据相加运由多个一位的加法器，可以构

20、成同时完成对多位数据相加运算的并行加法器，此时需要正确连接高低位数据之间的进位输入算的并行加法器，此时需要正确连接高低位数据之间的进位输入与输出信号。与输出信号。 若各数据位之间的进位信号是逐位传送，被称为串行进位，若各数据位之间的进位信号是逐位传送，被称为串行进位，当加法器的位数较多时，会使加法运算的速度大大降低；从加速当加法器的位数较多时，会使加法运算的速度大大降低；从加速加法进位信号的传送速度考虑，也可以实现多位的并行进位，各加法进位信号的传送速度考虑，也可以实现多位的并行进位，各位之间几乎同时产生送到高位的进位输出信号。位之间几乎同时产生送到高位的进位输出信号。 乘除法运算，也可以通过

21、多次的循环迭代利用加法器完成。乘除法运算，也可以通过多次的循环迭代利用加法器完成。加法器和算术逻辑单元加法器和算术逻辑单元 计算机不仅要完成对数值数据的算术运算功能，还要完成对计算机不仅要完成对数值数据的算术运算功能，还要完成对逻辑数据的逻辑运算功能，例如逻辑数据的逻辑运算功能，例如与与运算，运算，或或运算等等。运算等等。 在计算机中，通常会把对数值数据的算术运算功能和对逻辑在计算机中，通常会把对数值数据的算术运算功能和对逻辑数据的逻辑运算功能，合并到一起用同一套电路实现，这种电路数据的逻辑运算功能，合并到一起用同一套电路实现，这种电路就是算术逻辑单元，英文缩写是就是算术逻辑单元，英文缩写是

22、ALU，用与、或、非门等电路，用与、或、非门等电路实现，其设计过程和逻辑表达式在数字电路教材中有详细说明，实现，其设计过程和逻辑表达式在数字电路教材中有详细说明，这些内容是这些内容是 “数字逻辑和数字集成电路数字逻辑和数字集成电路” 的重点知识。的重点知识。 多位的多位的 ALU 不仅要产生算术运算、逻辑运算的结果，还要不仅要产生算术运算、逻辑运算的结果，还要给出结果特征情况，例如算术运算是否产生了向更高位的进位，给出结果特征情况，例如算术运算是否产生了向更高位的进位，结果是否为零，结果的符号为正还是为负，是否溢出等；对逻辑结果是否为零，结果的符号为正还是为负，是否溢出等；对逻辑运算通常只能检

23、查结果是否为零，不存在进位和溢出等问题。运算通常只能检查结果是否为零，不存在进位和溢出等问题。 要要 ALU 运算，就涉及选择参加运算的运算，就涉及选择参加运算的数据来源数据来源，要完成的，要完成的运算功能运算功能，结果的处置结果的处置方案，特征位的保存等多方面的问题，要方案，特征位的保存等多方面的问题，要有办法控制有办法控制 ALU 的运行状态。的运行状态。 一位加法器的设计过程一位加法器的设计过程其设计过程可以通过如下其设计过程可以通过如下3步完成：步完成：（1）写出加法器逻辑的真值表；）写出加法器逻辑的真值表；（2）由真值表推导出对应的逻辑表达式；）由真值表推导出对应的逻辑表达式；（3）

24、对得到的逻辑表达式进行一定目的的化简或优化，以便选）对得到的逻辑表达式进行一定目的的化简或优化，以便选用基本逻辑门电路实现加法器。用基本逻辑门电路实现加法器。 Xn Yn Cn Fn Cn+1 0 0 0 0 0 Fn = /Xn /Yn Cn + Xn /Yn /Cn 0 0 1 1 0 + /Xn Yn /Cn + Xn Yn Cn 0 1 0 1 0 0 1 1 0 1 Cn+1 = Xn Yn /Cn + /Xn Yn Cn 1 0 0 1 0 + Xn /Yn Cn + Xn Yn Cn 1 0 1 0 1 = Xn Yn + Xn Cn + Yn Cn 1 1 0 0 1 由由4个

25、或项组成、每个或项是由个或项组成、每个或项是由4个因子实现与运算个因子实现与运算 1 1 1 1 1 化简化简为为3个或项，个或项，每个或项只是每个或项只是2个因子的与运算个因子的与运算一位加法器的逻辑线路图一位加法器的逻辑线路图2. 译码器和编码器译码器和编码器 译码器译码器电路，实现对电路，实现对 n 个输入变量译码，给出个输入变量译码，给出2n 个输出信号，每个输出信号对应个输出信号，每个输出信号对应 n 个输入变量的一个个输入变量的一个最小项。是否需要译码，通常可以用一或几个控制信最小项。是否需要译码，通常可以用一或几个控制信号加以控制。译码器多用于处理从多个互斥信号中选号加以控制。译

26、码器多用于处理从多个互斥信号中选择其一的场合。择其一的场合。 编码器编码器电路，通常实现把电路，通常实现把 2n 个输入变量编码成个输入变量编码成 n 个输出信号的功能，可以处理个输出信号的功能，可以处理 2n 个输入变量之间的优个输入变量之间的优先级关系，例如在有多个中断请求源信号到来时，可先级关系，例如在有多个中断请求源信号到来时，可以借助编码器电路给出优先级最高的中断请求源所对以借助编码器电路给出优先级最高的中断请求源所对应的优先级编码，实现这种功能的电路通常被称为优应的优先级编码，实现这种功能的电路通常被称为优先级编码器。先级编码器。 3个输入信号个输入信号A、B、C，8个译码输出个译

27、码输出信号信号Y0Y7。 仅当仅当 3 个控制信号个控制信号G1、G2A、G2B 的组合为的组合为 1 0 0 时，时，译码器正常译码，依译码器正常译码，依据据 A、B、C 的值，的值，8 个输出信号中的一个输出信号中的一个为低电平，其余个为低电平，其余7个输出为高电平。个输出为高电平。 否则就不执行译码，否则就不执行译码， 8 个输出信号都个输出信号都为高电平。例如：为高电平。例如： /Y0 = G1 * /G2A * /G2B * /A * /B * /C 139 为两个独立的二为两个独立的二- 四译码器。四译码器。每个译码器在信号每个译码器在信号 G 的控制下，执行译码的控制下，执行译码

28、或者不执行译码。或者不执行译码。 仅当控制信号仅当控制信号G 为低电平时，译码器正为低电平时，译码器正常译码常译码，依据，依据 A、B 的值，的值，4 个输出信号中个输出信号中的一个为低电平，其余的一个为低电平，其余 3 个为高电平。个为高电平。 否则就不执行译码，否则就不执行译码， 4 个输出信号都为个输出信号都为高电平。例如：高电平。例如： /1Y0 = /1G * /1A * /1B 3. 数据选择器数据选择器 数据选择器又称多路开关，它是以数据选择器又称多路开关，它是以“与与-或或”门、门、 “与与-或或-非非”门实现的电路，在选择信号的控制下，实门实现的电路，在选择信号的控制下，实现

29、从多个输入通路中选择某一个通路的数据作为输出。现从多个输入通路中选择某一个通路的数据作为输出。 在计算机中，按照需要从多个输入数据中选择其在计算机中，按照需要从多个输入数据中选择其一作为输出是最常遇到的需求之一。例如，从多个寄一作为输出是最常遇到的需求之一。例如，从多个寄存器中，选择指定的一个寄存器中的内容送到存器中，选择指定的一个寄存器中的内容送到 ALU 的的一个输入端，选择多个数据中的一个写入指定的寄存一个输入端，选择多个数据中的一个写入指定的寄存器，选择多个数据中的一个送往指示灯进行显示等。器，选择多个数据中的一个送往指示灯进行显示等。 SN74LS257 257 器件通过器件通过选择

30、信号选择信号实现从两路实现从两路 4 位的输入数据（用位的输入数据（用 A、B 表示）中表示）中选择一路输出（用选择一路输出（用 Y 表示），选择信号为表示），选择信号为低电平低电平，输出的是输出的是 A 路数据路数据，选选择信号为择信号为高电平，高电平，输出的是输出的是B 路数据。路数据。 该器件的输出还有三态控制，该器件的输出还有三态控制，输出控制输出控制低低电平，输出为电平，输出为正常逻辑信号正常逻辑信号，否则否则输出为输出为高阻态高阻态。LN74LS244 实现单向传送控制功能实现单向传送控制功能 两个分开的两个分开的 4 位位 的输入输出控的输入输出控制，控制信号制，控制信号 G 为

31、低电平时，输出为低电平时，输出信号信号 Y 等于输入等于输入 A ，否则输出为高，否则输出为高阻态。阻态。 把两个控制信号连接在一起，把两个控制信号连接在一起，可以同时控制可以同时控制 8 位信号的输入输出。位信号的输入输出。LN74LS245实现双向传送控制功能实现双向传送控制功能 允许信号控制允许信号控制 A 方和方和 B 方是否方是否连通，为低时双方连通，为高时双连通，为低时双方连通，为高时双方不通，双方向都处于高阻态。方不通，双方向都处于高阻态。 双方连通时，用信号双方连通时，用信号 DIR 控制控制数据传送的方向，数据传送的方向，DIR 为低，为低，B 方方数据传向数据传向 A 方，

32、方， DIR 为高，为高，A 方数方数据传向据传向 B 方。方。4. R-S 触发器触发器 触发器是典型的时序逻辑电路，有记忆功能，最简单的是触发器是典型的时序逻辑电路，有记忆功能，最简单的是由两个交叉耦合的由两个交叉耦合的 “与非与非”门组成的门组成的 R-S 触发器，触发器，2 个输出分个输出分别为别为 Q和和 /Q，两路输入分别为，两路输入分别为 R 和和 S。与非与非A与非与非B 当当R为低电平，为低电平，S为高电平时，会使为高电平时，会使/Q变为高电平，此时变为高电平，此时 Q 定变成低电平；定变成低电平；在在 R恢复为高电平后，恢复为高电平后， Q和和 /Q将保持不将保持不变，即记

33、忆了本次变化。变，即记忆了本次变化。 当当S为低电平，为低电平，R为高电平时，会使为高电平时，会使Q变为高电平，此时变为高电平，此时 /Q 定变成低电平；定变成低电平；在在 S恢复为高电平后，恢复为高电平后， Q和和 /Q 也将保持也将保持不变，这是不变，这是 R-S 触发器。触发器。Q/QRS与或非门与或非门与或非门与或非门/QQD反相器反相器E 当把两个输入当把两个输入 S 和和 R 变为一个变为一个 D 的的互补输入后，可以通过控制信号互补输入后，可以通过控制信号 E 完成完成对触发器的写入操作，在对触发器的写入操作，在 E =1时，时，Q 将将随随D而变化。而变化。 5. D 型触发器

34、和寄存器、计数器型触发器和寄存器、计数器 前面刚介绍的触发器属于电平触发方式，输入前面刚介绍的触发器属于电平触发方式，输入 R 和和 S 不能不能同时为低电平，而且同时为低电平，而且 R 、S 和和 D 在触发器写入期间应保持不变，在触发器写入期间应保持不变，否则产生操作错误。否则产生操作错误。 另外一种由另外一种由 3 个基本触发器构成的是个基本触发器构成的是 D 型触发器，它属于型触发器，它属于边沿触发方式。输入信号边沿触发方式。输入信号 D 在触发脉冲在触发脉冲 CP 的正跳变沿期间被的正跳变沿期间被写入触发器，其它时间写入触发器，其它时间 D 的变化不会影响触发器的状态。的变化不会影响

35、触发器的状态。与非与非1与非与非2与非与非4与非与非6与非与非3与非与非5/RD/SDQCP/QD D 型触发器又被称为型触发器又被称为延时触发器，常用于构建延时触发器，常用于构建寄存器，移位寄存器，计寄存器，移位寄存器，计数器等部件。数器等部件。 输入信号输入信号 /SD 和和 /RD用于触发器的清用于触发器的清 0 和置和置 1操作。操作。与非门1与非门2与非门3与非门4与非门5与非门6输入输入DCP/Q D触发器的写入过程触发器的写入过程 (维持阻塞原理介绍) D 是输入，可经过门是输入，可经过门5、门、门5和和门门6把把 /D 和和 D这个互补值分别这个互补值分别送到门送到门3、门、门

36、4的输入端；的输入端； CP 是是触发脉冲，也接到门触发脉冲，也接到门3、门、门4的输的输入端，在脉冲的上升边沿启动写入端，在脉冲的上升边沿启动写入操作。例如当入操作。例如当D为高电平时，为高电平时，在门在门4的输出将得到一个负跳变的输出将得到一个负跳变跟随低电平，这个变化将把跟随低电平，这个变化将把 D 的的值写入门值写入门1和门和门2构成的触发器中。构成的触发器中。由于门由于门3的输入的输入/D处于低电平，处于低电平，门门3的输出将处于高电平，不会的输出将处于高电平，不会对触发器产生作用。对触发器产生作用。 若写入操作已经启动，即门若写入操作已经启动，即门4的输出已经为低电平，即使输入信号

37、的输出已经为低电平，即使输入信号D发发生了变化且门生了变化且门5和门和门6的输出将跟着变化，但这不会对已经启动的写入操作产的输出将跟着变化，但这不会对已经启动的写入操作产生影响。这是因为门生影响。这是因为门4输出的低电平将阻赛门输出的低电平将阻赛门3的输出为低，将维持门的输出为低，将维持门6的输的输出为高电平，能确保本次写入正常完成。这表明出为高电平，能确保本次写入正常完成。这表明D触发器有一个重要功能，触发器有一个重要功能，在接收输入的同时可以把自己原有输出送出去，可用于实现移位、计数功能。在接收输入的同时可以把自己原有输出送出去，可用于实现移位、计数功能。输出输出Q寄存器、计数器寄存器、计

38、数器 寄存器是计算机中的重要部件，用于暂存指令和寄存器是计算机中的重要部件，用于暂存指令和数据等，通常选用多个可同时读写的数据等，通常选用多个可同时读写的 D 触发器或锁存触发器或锁存器组成。一个寄存器所使用的触发器的数目被称为寄器组成。一个寄存器所使用的触发器的数目被称为寄存器的位数，例如存器的位数，例如 4位、位、8位等；从使用的角度，还可位等；从使用的角度，还可以通过另外几个控制信号，控制寄存器是否可以接受以通过另外几个控制信号，控制寄存器是否可以接受输入，输出的是正常逻辑电平还是高阻态，是否具有输入，输出的是正常逻辑电平还是高阻态，是否具有清清 0 寄存器内容的功能。寄存器内容的功能。

39、 移位寄存器还多出了左右移位操作的功能。移位寄存器还多出了左右移位操作的功能。 计数器是计算机和数字仪表中经常使用的一种电计数器是计算机和数字仪表中经常使用的一种电路，按时钟作用方式，可以分为同步和异步两大类，路，按时钟作用方式，可以分为同步和异步两大类，其中同步计数器线路略复杂但性能更好，用于脉冲分其中同步计数器线路略复杂但性能更好，用于脉冲分频和需要计数的场合，例如二进制或十进制计数。频和需要计数的场合，例如二进制或十进制计数。GNDVccOE时钟 SN74LS374寄存器，寄存器，8个输入引脚，个输入引脚，8个输出引脚，在个输出引脚，在OE (管脚管脚1) 控制下，输控制下，输出可为正常

40、电平（出可为正常电平（OE为低时）或高阻态（为低时）或高阻态（OE为高时），在时钟信号的正跳边沿接为高时），在时钟信号的正跳边沿接收输入。收输入。 SN74LS377寄存器，引脚定义同上，管脚寄存器，引脚定义同上，管脚 1 信号名为信号名为G，控制寄存器可（，控制寄存器可（G为为低时）可接受输入，或不能（低时）可接受输入，或不能（G 为高时）接收输入，输出不能控制。为高时）接收输入，输出不能控制。 SN74LS273寄存器，引脚定义同上，管脚寄存器，引脚定义同上，管脚 1 信号名为信号名为 CR， CR为低时完成对为低时完成对寄存器的清寄存器的清 0 操作，操作，CR为高时，在时钟信号的正跳边

41、沿接收输入，输出不能控制。为高时，在时钟信号的正跳边沿接收输入，输出不能控制。增加锁存功能增加锁存功能 多位ALU(加、与)加数加数 寄存器寄存器Y被加数寄存器被加数寄存器X二选 一二选 一1 输出端输出端1 输出端输出端0 输出端输出端最低位进位最低位进位C0接收控制信号接收控制信号 SX功能选择信号减运算减运算/Y ALU加减、与运算加减、与运算 XALU加法送加法送0，减法送，减法送1进位输出进位输出C每位一个每位一个组合逻辑组合逻辑和和时序逻辑时序逻辑 线路应用举例线路应用举例加运算：加运算：XALU， YALU，C0=0SX减运算：减运算：XALU， /YALU，C0=1SX与运算：

42、与运算：XALU， YALU，SX结果结果S加减、与运算加减、与运算 YALUCP阵列逻辑电路阵列逻辑电路 阵列逻辑电路是指逻辑元件在硅芯片上以阵列形阵列逻辑电路是指逻辑元件在硅芯片上以阵列形式排列的器件，它占用芯片面积小，成品率高，用户式排列的器件，它占用芯片面积小，成品率高，用户可编程，使用灵活。可编程，使用灵活。 阵列逻辑电路包括存储器阵列逻辑电路包括存储器(RAM,ROM)，可编程逻辑可编程逻辑阵列阵列(PLA)，可编程阵列逻辑可编程阵列逻辑(PAL)，通用阵列逻辑通用阵列逻辑(GAL)，可编程门阵列可编程门阵列(FPGA)，可编程宏单元阵列可编程宏单元阵列(PMA)。除。除RAM和和

43、ROM外，其它几种电路统称可编程逻辑器件外，其它几种电路统称可编程逻辑器件(programmable logic devices，PLD)。 教学计算机中选用了教学计算机中选用了GAL20V8 和高集成度的多个和高集成度的多个PAL 电路组成的电路组成的 MACH芯片，将在后续部分进一步介绍，芯片，将在后续部分进一步介绍，它们可以实现组合逻辑电路或者时序逻辑电路的功能，它们可以实现组合逻辑电路或者时序逻辑电路的功能，都由都由“与与”和和“或或”两级阵列和触发器线路组成两级阵列和触发器线路组成。5. 存储器芯片存储器芯片RAM和和ROM RAM 和和 ROM 是典型的阵列逻辑电路是典型的阵列逻辑

44、电路，都由都由 “与与”和和“或或”两级阵列组成，其中的与阵列组成地址译码两级阵列组成，其中的与阵列组成地址译码器器,它给出全部地址输入的最小项，用户不可编程，用它给出全部地址输入的最小项，用户不可编程，用于选择被读写的存储器单元，或阵列组成存储体，保于选择被读写的存储器单元，或阵列组成存储体，保存写入存储器中的内容。存写入存储器中的内容。 RAM 和和 ROM 的区别：前者对或阵列中的内容可的区别：前者对或阵列中的内容可以读写，后者或阵列中的内容主要用于读出，对写操以读写，后者或阵列中的内容主要用于读出，对写操作可能不支持，或者需经过特殊的办法才能执行。作可能不支持，或者需经过特殊的办法才能

45、执行。 有关存储器芯片的知识，将在介绍存储器的章节有关存储器芯片的知识，将在介绍存储器的章节中重点讲解，无需在这里对线路部分多加说明，而后中重点讲解，无需在这里对线路部分多加说明，而后面的面的 GAL20V8 、MACH-4 和和 FPGA器件的有关知识器件的有关知识不属于本课程的重点内容，只在这里作简要说明。不属于本课程的重点内容，只在这里作简要说明。6. 通用阵列逻辑通用阵列逻辑GAL 通用阵列逻辑通用阵列逻辑 (generic array logic，GAL) 器件，是一种可以器件，是一种可以电擦出、现场可重复编程、使用灵活的简单电擦出、现场可重复编程、使用灵活的简单 PLD。 它的内部

46、结构包括：输入门，输出三态门，与门阵列，输它的内部结构包括：输入门，输出三态门，与门阵列，输出逻辑宏单元出逻辑宏单元(内含或阵列内含或阵列)，从输出反馈到输入的控制门等。，从输出反馈到输入的控制门等。GAL20V8 器件最多支持器件最多支持 20 个输入引脚、个输入引脚、8 个输出引脚，支持个输出引脚，支持组合逻辑和时序逻辑两种运行方式，输出有三态、极性可控，组合逻辑和时序逻辑两种运行方式，输出有三态、极性可控，支持内部信息加密保护。支持内部信息加密保护。 在教学计算机中，用于实现那些逻辑内容经常需要变化的在教学计算机中，用于实现那些逻辑内容经常需要变化的组合逻辑的功能，或者经常需要变化的时序

47、逻辑的功能，或者组合逻辑的功能，或者经常需要变化的时序逻辑的功能，或者在不同需求环境下，需要在组合逻辑和时序逻辑之间进行切换在不同需求环境下，需要在组合逻辑和时序逻辑之间进行切换的线路部分，特别适用于实现由的线路部分，特别适用于实现由“与与-或或”两级逻辑完成的线路两级逻辑完成的线路功能。在实验指导书中对该器件使用方法有更多说明。功能。在实验指导书中对该器件使用方法有更多说明。 对适应变换设计、减少器件类型和数量等方面作用明显。对适应变换设计、减少器件类型和数量等方面作用明显。 与与 阵阵 列列12个输个输入引脚入引脚64个个与项与项 8 个输出逻辑宏单元，每个输出逻辑宏单元，每个宏个宏最多由

48、最多由8个或项支持个或项支持(项阵项阵列列) 并对应一个输出引脚。并对应一个输出引脚。还有还有 4 个多路选择器，一个触发个多路选择器，一个触发器，一些门等线路，用于器，一些门等线路，用于1、输出逻辑控制、输出逻辑控制（组合逻辑（组合逻辑 ？时序逻辑）？时序逻辑） 2、输出允许控制、输出允许控制（正常电平（正常电平 ？高阻态）？高阻态）3、反馈源选择控制，、反馈源选择控制，（反馈是指是否把输出送到与阵（反馈是指是否把输出送到与阵列，若有反馈，本位？邻位）列，若有反馈，本位？邻位）4、输出极性选择控制、输出极性选择控制（输出高电平有效（输出高电平有效 ？低电平有效）？低电平有效）8 个输个输出引

49、脚出引脚引脚引脚1，CLK/I0引脚引脚13，OE/I11引脚引脚15,16,17,18,19,20,21,22引脚引脚2,3,4, 5, 6,7,8,9,10,11输输出出三三态态门门A= ? A:= A.OE=A= ? /A:= 用用 GAL20V8 芯片实现芯片实现 组合逻辑的三组合逻辑的三_八八 译码器的功能译码器的功能三三_八八 译码器译码器的功能描述的功能描述C B A K Y0 Y1 Y6 Y7X X X 0 1 1 1 10 0 0 1 0 1 1 10 0 1 1 1 0 1 10 1 0 1 1 1 1 10 1 1 1 1 1 1 11 0 0 1 1 1 1 11 0

50、1 1 1 1 1 11 1 0 1 1 1 0 11 1 1 1 1 1 1 0其中的其中的K= G1*/G2A*/G2BPLD20V8SHLRGenerate Am2901 Shift and Carry Signals 1 2 3 4 5 6 7 8 9 10 11 12NC NC C B A G1 G2A G2B NC NC NC GRDNC NC Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 NC Vcc/Y0 = G1*/G2A*/G2B * /C * /B * /A/Y1 = G1*/G2A*/G2B * /C * /B * A/Y2 = G1*/G2A*/G2B * /C *

51、 B * /A/Y3 = G1*/G2A*/G2B * /C * B * A/Y4 = G1*/G2A*/G2B * C * /B * /A/Y5 = G1*/G2A*/G2B * C * /B * A/Y6 = G1*/G2A*/G2B * C * B * /A/Y7 = G1*/G2A*/G2B * C * B * ADESCRIPTION采用输出低电平有效方式书写逻辑表达式采用输出低电平有效方式书写逻辑表达式时序逻辑电路的例子时序逻辑电路的例子 用用 GAL20V8 芯片实现芯片实现 8 位的寄存器功能位的寄存器功能PLD20V8SimulateRegister SN74LS377 1

52、2 3 4 5 6 7 8 9 10 11 12CLK NC I0 I1 I2 I3 I4 I5 I6 I7 NC GRDOE NC Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 NC VccQ0 := I0Q1 := I1Q2 := I2Q3 := I3Q4 := I4Q5 := I5Q6 := I6 Q7 := I7 ；第；第 1 引脚用于送入时钟（脉冲）信号引脚用于送入时钟（脉冲）信号 DESCRIPTION ；第；第13引脚引脚 OE 信号送入低电平，保证输出信号有效信号送入低电平，保证输出信号有效 3位选择码位选择码 状状 态态 位位 输输 入入 说说 明明 SST 编码编码 四个

53、标志位的值保持不变四个标志位的值保持不变 Y ZR OVR F15 接收接收ALU的标志位输出的值的标志位输出的值 内部总线对应的一位内部总线对应的一位 恢复标志位原来的现场值恢复标志位原来的现场值 置置0C,另三个标志位不变另三个标志位不变 置置1C,另三个标志位不变另三个标志位不变 RAM0 右移操作右移操作,另三个标志位不变另三个标志位不变 RAM15 左移操作左移操作,另三个标志位不变另三个标志位不变 0 S 联合右移联合右移,另三个标志位不变另三个标志位不变PLD20V8STR( FLAG GAL 20V8B) 2000.4.19Generate Program Status Wor

54、d1 2 3 4 5 6 7 8 9 10 11 12CLK SST2 SST1 SST0 IB15 IB14 IB13 IB12 Cy ZR OV GNDOE F15 NC C0 C Z V S Q0 RAM0 RAM15 VccC := /SST2 * /SST1 * /SST0 * C Z := /SST2 * /SST1 * /SST0 * Z + /SST2 * /SST1 * SST0 * Cy + /SST2 * /SST1 * SST0 * ZR + /SST2 * SST1 * /SST0 * IB15 + /SST2 * SST1 * /SST0 * IB14 + SST2

55、 * /SST1 * /SST0 + /SST2 * SST1 * SST0 * Z + SST2 * /SST1 * SST0 * RAM0 + SST2 * Z + SST2 * SST1 * /SST0 * RAM15 + SST2 * SST1 * SST0 * Q0 V:= . s:= . DESCRIPTION 13 引脚引脚 OE 信号给低电平，使触发器输出有效信号给低电平，使触发器输出有效 时序逻辑时序逻辑4个触发器的接个触发器的接收输入控制，收输入控制，从从 8 个可能的个可能的输入中选择接输入中选择接收其一。收其一。 PC 0 AR PCPCPC+1 IR(AR)寄存器之间

56、寄存器之间运算与传送运算与传送 读、写内存读、写内存AR地址地址 AR地址地址 读、写内存读、写内存 或或 I/O 接口接口 读、写内存读、写内存 PC地址地址ABCD/ResetB、C、D10000000001000110110010001110101B、D时序状态图，用触发器线路实现时序状态图，用触发器线路实现 对上图对上图 中的每个符号及其含义进行必要说明。中的每个符号及其含义进行必要说明。 图中的每一个方框，代表指令的一个执行步骤，即时序状图中的每一个方框，代表指令的一个执行步骤，即时序状态中的一个状态，态中的一个状态，方框内部的文字，用于简要说明在该状态中方框内部的文字，用于简要说明

57、在该状态中计算机应该完成的主要操作功能，暂不必理会其内容计算机应该完成的主要操作功能，暂不必理会其内容。 每个方框左上角的每个方框左上角的 4 位数字，是位数字，是 4个触发器个触发器T3T0电路的电路的输出信号的值，作为这个状态的编码，用来标示不同的状态。输出信号的值，作为这个状态的编码，用来标示不同的状态。方框之间的带箭头的连线表示状态的转换次序和方向。方框之间的带箭头的连线表示状态的转换次序和方向。 箭头线旁边有文字说明的，表示从当前状态转换为下一个箭头线旁边有文字说明的，表示从当前状态转换为下一个状态的条件，没有文字说明的，表示无条件地从当前状态转换状态的条件，没有文字说明的，表示无条

58、件地从当前状态转换为下一个状态。例如，当有为下一个状态。例如，当有/RESET信号时，将使系统进到用信号时，将使系统进到用1000标示的状态，下一步将无条件地进到用标示的状态，下一步将无条件地进到用0000标示的状态，标示的状态，再下一步将无条件地进到用再下一步将无条件地进到用0010标示的状态。在当前状态为标示的状态。在当前状态为0010时，将依据外部条件信号是时，将依据外部条件信号是A还是还是B、C、D分别进入用分别进入用0011和和0110标示的不同状态，如此等等。这里总计有标示的不同状态，如此等等。这里总计有9个不同个不同的状态，按照给出的条件在这些状态之间进行转换。的状态，按照给出的

59、条件在这些状态之间进行转换。用什么样的线路可以实现这些状态之间的转换呢？用什么样的线路可以实现这些状态之间的转换呢？ 在上述状态转换图中，在上述状态转换图中， T3 在只在最左上角的状态中取值为在只在最左上角的状态中取值为 1，在其他状态中都为在其他状态中都为0，故其表达式为：，故其表达式为：T3：= /RESET； T2 在在4个状态（个状态（0110、0100、0111、0101）中取值为）中取值为 1，分，分别是在外部信号为别是在外部信号为B、C、D（即（即/A）时从状态）时从状态0010变换过来，在变换过来，在外部信号为外部信号为 B、D时从状态时从状态0110变换过来，在外部信号为变

60、换过来，在外部信号为 C 时从时从状态状态0110变换过来，无条件地从状态变换过来，无条件地从状态0111变换过来，表达式为：变换过来，表达式为： T2 := RESET * /T3 * /T2* T1 * /T0 * /A + RESET * /T3 * T2* T1 * /T0 * B + RESET * /T3 * T2* T1 * /T0 * D 化简为：化简为： + RESET * /T3 * T2* T1 * /T0 * C RESET * /T3 * T2* T1 * /T0 + RESET * /T3 * T2*/T1 * /T0 * D + RESET * /T3 * T2*