第七章 组合逻辑电路学习教案

1、会计学1第七章第七章 组合组合(zh)逻辑电路逻辑电路第一页，共37页。返 回第1页/共37页第二页，共37页。数字电路组合(zh)逻辑电路时序(sh x)逻辑电路组合逻辑电路在任意时刻，输出状态值取决于该时刻各输入状态的组合，而与先前状态无关的逻辑电路。二、组合逻辑电路的分析步骤 由已知逻辑图列写逻辑表达式； 化简表达式； 列写真值表； 分析逻辑功能。返回第2页/共37页第三页，共37页。&F&A B&A BABA ABB ABBABAF )BA(B)BA(A BABA A BF 0 0 0 1 1 0 1 10110异或门 =1BABABAF 返回(fnhu)第3页

2、/共37页第四页，共37页。 =1例2、分析(fnx)电路的逻辑功能。A BB AABF B AAB A BF 0 0 0 1 1 0 1 10110同或门&F&A B& BABA ABBAB AABF 返回(fnhu)第4页/共37页第五页，共37页。例3、裁判(cipn)表决电路BA CA、B、C表示三名裁判，其中A是主裁判，B、C是副裁判。判断工作(gngzu)过程。FACABACABF A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 00000111 当主裁判(cipn)和一名副裁判(cipn)认为

3、合格时灯亮。A C&返回第5页/共37页第六页，共37页。例4、分析(fnx)下图，写出逻辑表达式并化简。&1F1&A BC)CABC)(AABC(F CABCAABC ABC A + ABC C = ABC返回(fnhu)第6页/共37页第七页，共37页。例5、如图，一个用于保险柜的密码锁控制电路，开锁的条件(tiojin)是：(1)要拨对密码；(2)要将开锁控制开关S闭合。条件(tiojin)满足，开锁信号为1，报警信号为0 ；条件(tiojin)不满足，开锁信号为0，报警信号为1，警铃报警 。试分析该电路的密码。A BCDSEC&F1开锁信号(xnho)F

4、2报警信号 BADC BADC BA12FDC BA1F DC BA1F1 F11，ABCD1001 密码(m m)是1001。 F21， ABCD1001 警铃报警 。返回第7页/共37页第八页，共37页。 例6、已知输入信号波形(b xn)如图，试画输出波形(b xn)图。&1&1A BCFCAC BABAC)CB(ABF ABC01 00 01 11 10CBA FA BC0000000返回(fnhu)第8页/共37页第九页，共37页。 组合逻辑电路的设计(shj)步骤 例题返 回第9页/共37页第十页，共37页。 分析(fnx)逻辑功能； 列写真值表； 由真值表列写逻辑

5、表达式； 化简表达式； 画出逻辑图。返回(fnhu)第10页/共37页第十一页，共37页。例1、已知输入输出波形，试写出逻辑(lu j)表达式，并变换为与非形式，并以与非门实现。ABCF A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 10000011ABC01 00 01 11 10111ABBCABBCF ABBC FA BC返回(fnhu)第11页/共37页第十二页，共37页。例2、设计一个三输入三输出的逻辑电路(lu j din l)。当A=1，B=C=0，红、绿灯亮；当C=1，B=A=0，黄、绿灯亮；当A=B=C=0，三

6、个灯全亮。A、B、C为三输入端，F1、 F2、 F3分别代表(dibio)红、黄、绿灯，1 表示灯亮；0 表示灯灭。 A B C F1 F2 F3 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 11111111F =A B C+A B CB C 2F =A B C+A B CA B 3F =A B C+A B C+A B C=B(A+AC)=A B+B C解：&F2A BC&F1F31返回(fnhu)第12页/共37页第十三页，共37页。返回(fnhu)例3、设计一个三人表决逻辑电路，要求: 三人A、B、C各控制一个按键，赞成则

7、按键，不赞成则不按键，如果(rgu)多数赞成则灯亮，否则灯不亮。解：输入A、B、C“1”按键(n jin)按下 ，“0”没按键(n jin)，输出F“1”灯亮， “0”灯不亮。得到与逻辑功能相对应的真值表第13页/共37页第十四页，共37页。返回(fnhu)A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 ABC000011111011110000L= AC + BC + AB11110000ABBCAC第14页/共37页第十五页，共37页。返 回第15页/共37页第十六页，共37页。 数字电路中，有时需要把某种控制(kngzh)信

8、息用一个规定的二进制数来表示，这种表示控制(kngzh)信息的二进制数称为代码。将控制(kngzh)信息转换成代码的过程称为编码。实现编码的组合逻辑电路称为编码器。返回(fnhu)编码器N2nn第16页/共37页第十七页，共37页。 二进制编码器对N个信号进行(jnxng)编码，要保证2nN。 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0

9、0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1返回(fnhu)第17页/共37页第十八页，共37页。 二进制编码器将八个高低电平信号变为八个不同(b tn)的三位二值代码。 Y0Y7中任意时刻(shk)只允许有一个输入为高电平信号。 二十进制编码器将Y0Y9 编成十个二值代码(di m)的电路。返回编码器Y0Y9DCBA第18页/共37页第十九页，共37页。返回(fnhu)000输 出输 入BCA0 (Y0)1 (Y1)2 (Y2)3 (Y3)4 (Y4)5 (Y5) 6 (Y6)7 (Y7)8 ( Y8)9 (Y9)D0001110

10、1000011110001101100000000001118421BCD码编码表89DYY 4567CYYYY 2367BYYYY 13579AY Y Y Y Y 第19页/共37页第二十页，共37页。T74148 83 线优先编码器线优先编码器 T34183 线优先编码器线优先编码器 T1147二十二十 进制优先编码器进制优先编码器常用(chn yn)编码器集成电路填空(tinkng)：计算机键盘上101个键盘用二进制代码进行编码，至少应为_位二进制数。2n101 n = 77返回(fnhu)第20页/共37页第二十一页，共37页。 译码是编码的逆过程，是将输入(shr)代码的含义“翻译”

11、成一组高低电平信号。实现译码的组合逻辑电路称为译码器。 N2n 线译码器24 线译码器38 线416 线返回(fnhu)译码器N2nn第21页/共37页第二十二页，共37页。Y0&A B&Y1Y2Y324 线译码器BAY1 Y0ABBAY2 BAY3 A B Y0 Y1 Y2 Y3 0 0 0 1 1 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0此译码器 输出(shch)低电平有效。E 加入使能端E，可以控制译码器的工作(gngzu)。E1，Y0Y3都为1，译码器不工作(gngzu)；E0，译码器正常工作(gngzu)。返回(fnhu)第22页/共

12、37页第二十三页，共37页。返回(fnhu)应用(yngyng)实例三态门三态门三态门三态门译码器A1A0Y0Y1Y2Y3 计算机 中央处理 单元(dnyun) (CPU)数据线地址线 外设数据线第23页/共37页第二十四页，共37页。 显示(xinsh)译码器数字(shz)显示电路译码器驱动器显示器常用的显示方式：字形重叠式 分段(fn dun)式 点阵式 常用的数码显示管：辉光数码管 荧光数码管 液晶显示器 发光二极管(LED)返回第24页/共37页第二十五页，共37页。七段LED显示器abcdefgf g a be d c 共阴极a b c d e f g a b c d e f g 共

13、阳极E返回(fnhu)第25页/共37页第二十六页，共37页。74LS139 双双24 线译码器线译码器 74LS1383 8线译码器线译码器 T337七段译码显示器七段译码显示器T1047七段译码驱动器七段译码驱动器常用(chn yn)译码器集成电路显示译码器A3A2A1A000001001返回(fnhu)第26页/共37页第二十七页，共37页。返 回第27页/共37页第二十八页，共37页。 数据分配器是指能够完成将一个数据通过选择，能送到多个数据输出(shch)端的逻辑电路。数据输入Y0Y1Y2Y3地址输入00011011一、数据(shj)分配器数据输出返回(fnhu)第28页/共37页第

14、二十九页，共37页。74LS138数据(shj)分配器，多路转换器 38线译码器16151413121110912345678A B CG2AG2B G1GNDUCC地址数据使能控制返回(fnhu)输出Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7G1为控制(kngzh)端，高电平有效第29页/共37页第三十页，共37页。二、数据(shj)选择器 数据选择器是指能够完成将多个数据通过选择，能送到一个数据输出(shch)端的逻辑电路。数据输出I0I1I2I3地址输入00011011数据输入返回(fnhu)第30页/共37页第三十一页，共37页。返回(fnhu)74LS151八选一多路数据(shj)

15、开关16151413121110912345678 I3 I2 I1 I0 Y WGNDE I4 I5 I6 I7 S1 S2 S3UCC地址控制输出输入输入E为控制(kngzh)端，低电平有效第31页/共37页第三十二页，共37页。返回(fnhu)多路信号分时传送(chun sn)电路I0 I7E C B AYWW0 W7Y0 Y7G2BG2AG1C B AGNDGNDW0 W7B2 B1 B074LS15174LS138第32页/共37页第三十三页，共37页。返 回第33页/共37页第三十四页，共37页。 半加器 不考虑进位，将两个二进制数A和B相加，称为半加。实现半加运算(yn sun)

16、的电路称为半加器。 令A、B为加数(ji sh)，S为和，C为进位。可得真值表： A B S C 0 0 0 1 1 0 1 110010001BABABAS CA B逻辑图 =1 ABSC逻辑符号 coABSC返回(fnhu)第34页/共37页第三十五页，共37页。 全加器 相加时考虑来自低位的进位，称为全加。实现(shxin)全加运算的电路称为全加器。 令Ai、Bi为加数(ji sh)Ci-1为低位进位，Si为和，Ci为高位进位。可得真值表： A B Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1001000110010111iiii1iiii1iii1iiBA)BA(CC)BA(C)BA(CS 逻辑符号cI coAiBiC