第VHDL快速入门学习教案

1、会计学1第第VHDL快速快速(kui s)入门入门第一页，共65页。图3.1 VHDL程序基本(jbn)结构 第1页/共65页第二页，共65页。第2页/共65页第三页，共65页。第3页/共65页第四页，共65页。第4页/共65页第五页，共65页。IEEE STD l076-1987的语法要求，这两条结尾语句只需写成“END；”或END xxx；”。第5页/共65页第六页，共65页。第6页/共65页第七页，共65页。第7页/共65页第八页，共65页。第8页/共65页第九页，共65页。第9页/共65页第十页，共65页。第10页/共65页第十一页，共65页。图3.2 实体对应(duyng)的原理图符

2、号第11页/共65页第十二页，共65页。第12页/共65页第十三页，共65页。第13页/共65页第十四页，共65页。第14页/共65页第十五页，共65页。第15页/共65页第十六页，共65页。第16页/共65页第十七页，共65页。图3.4 结构(jigu)体基本结构(jigu)第17页/共65页第十八页，共65页。(jyu)多个结构体时，取名不可重复。第18页/共65页第十九页，共65页。第19页/共65页第二十页，共65页。第20页/共65页第二十一页，共65页。图3.5 mux21a实体(sht)图3.6 mux21a结构体第21页/共65页第二十二页，共65页。 实体(sht)部分结构体

3、部分第22页/共65页第二十三页，共65页。 例3.2 2选1多路选择器的仿真(fn zhn)波形第23页/共65页第二十四页，共65页。第24页/共65页第二十五页，共65页。第25页/共65页第二十六页，共65页。第26页/共65页第二十七页，共65页。第27页/共65页第二十八页，共65页。第28页/共65页第二十九页，共65页。;第29页/共65页第三十页，共65页。第30页/共65页第三十一页，共65页。第31页/共65页第三十二页，共65页。第32页/共65页第三十三页，共65页。一致。一致。第33页/共65页第三十四页，共65页。表3.1 D触发器的功能表 图3.8 D触发器第3

4、4页/共65页第三十五页，共65页。第35页/共65页第三十六页，共65页。第36页/共65页第三十七页，共65页。图3.9 信号(xnho)属性函数描述D触发器功能仿真波形第37页/共65页第三十八页，共65页。第38页/共65页第三十九页，共65页。第39页/共65页第四十页，共65页。第40页/共65页第四十一页，共65页。第41页/共65页第四十二页，共65页。第42页/共65页第四十三页，共65页。Q一直保持原值不变，直到下一次上跳时钟边沿的到来。第43页/共65页第四十四页，共65页。本例中使用CLKEVENT AND CLK=0的信号属性函数表示下降沿方式实现时钟边沿(binyn

5、)触发。第44页/共65页第四十五页，共65页。第45页/共65页第四十六页，共65页。第46页/共65页第四十七页，共65页。第47页/共65页第四十八页，共65页。第48页/共65页第四十九页，共65页。第49页/共65页第五十页，共65页。图3.10 高电平触发方式(fngsh)实现D触发器的波形图第50页/共65页第五十一页，共65页。好的各种设计实体等。好的各种设计实体等。第51页/共65页第五十二页，共65页。第52页/共65页第五十三页，共65页。第53页/共65页第五十四页，共65页。边沿。边沿。第54页/共65页第五十五页，共65页。图3.11 时钟边沿(binyn)与信号属性的描述关系第55页/共65页第五十六页，共65页。第56页/共65页第五十七页，共65页。第57页/共65页第五十八页，共65页。 Signal_out=signal_in；其他时序语句 END IF； END PROCESS；第58页/共65页第五十九页，共65页。件时，其余的语句才能执行。第59页/共65页第六十页，共65页。第60页/共65页第六十一页，共65页。复位信号和时钟信号可以同