数字电路习题课

1、数字电路习题课数字电路习题课（一）逻辑代数基础（一）逻辑代数基础（二）组合逻辑电路（二）组合逻辑电路（三）时序逻辑电路（三）时序逻辑电路一、逻辑代数基础一、逻辑代数基础题题1：试利用卡诺图化简下列逻辑函数：试利用卡诺图化简下列逻辑函数：)()(DCADCABCAZ解：（解：（1）将）将Z变换成与或表达式变换成与或表达式 )()(DCADCABCAZ)(DCADCABCADCBADCBAACCA（2）画出）画出Z的卡诺图，如图析的卡诺图，如图析(1)所示。所示。（3）合并最小项）合并最小项合并最小项时，有的人常常只把合并最小项时，有的人常常只把m0，m2合并在一起，而合并在一起，而m8，m10另

2、外画圈，不注意另外画圈，不注意m0，m2，m8，m10是可以合并起来的，从而得是可以合并起来的，从而得不到最简的与或表达式。不到最简的与或表达式。 （4）写出最简与或表达式）写出最简与或表达式DBACCAZ1.某组合逻辑电路的功能如表所示。某组合逻辑电路的功能如表所示。1）写出函数）写出函数F1，F2的逻辑表达式；的逻辑表达式；2）画出用与非门组成的逻辑电路图；）画出用与非门组成的逻辑电路图； DCBBDACBACDBCDBACBACBAFF21解：解：二、组合逻辑电路二、组合逻辑电路DCBBDACBACDBCCBACBAFF21&例例2. 某产品有某产品有A、B、C、D四项质量指标，四项质量

3、指标，A为主要指标。为主要指标。检验合格品时，每件产品如果有包含主要指标检验合格品时，每件产品如果有包含主要指标A在内的三项在内的三项或三项以上质量指标合格则为正品，否则即为次品。试设或三项以上质量指标合格则为正品，否则即为次品。试设计一个全部用与非门组成的结构最简的正品检验机。计一个全部用与非门组成的结构最简的正品检验机。图中所示电路为双四选一数据选择器构成的组合逻辑电路，输图中所示电路为双四选一数据选择器构成的组合逻辑电路，输入变量为入变量为A，B，C，输出函数为，输出函数为Z1，Z2，分析电路功能，试写，分析电路功能，试写出输出出输出Z1，Z2的逻辑表达式。的逻辑表达式。双四选一数据选择

4、器逻辑表达式为：双四选一数据选择器逻辑表达式为：13011201110110011DAADAADAADAAY23012201210120012DAADAADAADAAYCABCBABCAZABCCBACBACBAZ21解： D10=C D11=D12= D13 =C D20=0 D21=D22=C D23=1AADAADAADAAY23012201210120012DAADAADAADAAY 有一水箱，由大、小两台水泵ML和MS供水，如图所示。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出

5、低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用74LS138加上适当的逻辑门电路控制两台水泵的运行。解：（1）输入A、B、C按题中设定，并设输出ML1时，开小水泵ML0时，关小水泵MS1时，开大水泵MS1时，关大水泵；（2）根据题意列出真值表： （3）由真值表化简整理得到：ABCCABBCACBABML76327632mmmmmmmmMLCBAABCCABCBACBACBAMS7654176541mmmmmmmmmmMS1.1.分析下图所示同步时序电路的逻辑功能。分析下图所示同步时序

6、电路的逻辑功能。三、时序逻辑电路三、时序逻辑电路1JC11K1JC11KFF1FF0CP=1X&ZQ1Q1Q0Q0“1”“1”解：解： 求驱动方程和输出方程求驱动方程和输出方程n0n1QQXZ n011001QXKJKJ 求状态方程求状态方程nn0n010nnnnnnn1n11100010101011QQKQJQQQXQQXQQXQKQJQnn )( 列状态表列状态表Q1Q0X/Z000110111/01/01/11/00/00/00/00/0 画状态图画状态图n0n1QQXZ 设设Q1Q0的初始状态为的初始状态为00。 画工作波形图画工作波形图Q1Q0X/Z000110111/01/01/1

7、1/00/00/00/00/0Q0Q1ZX123456789CP练习：分析下图所示同步时序电路的逻辑功能。练习：分析下图所示同步时序电路的逻辑功能。1DC1FF21DC1FF11DC1FF0CP1Z1Z0Z2nnnn0n01n120101 QQQQDQDQD ，解：解： 求输出方程和驱动方程求输出方程和驱动方程 求状态方程求状态方程nn010n111n2120101QQDQQDQQDQnnn ,n00n11n22 QZQZQZ ， 列状态表列状态表（摩尔型）（摩尔型）000001010101Q2Q1Q0100110011111 画状态图画状态图画波形图画波形图123456CPQ0Q1Q2设设Q

8、2Q1Q0的初始状态为的初始状态为000。 ET EP CP 74LS161 Q0 Q1 Q2 Q3 (b) 逻辑功能示意图 (a) 引脚排列图 16 15 14 13 12 11 10 9 74LS161 1 2 3 4 5 6 7 8 VCC C Q0 Q1 Q2 Q3 ET LD RD CP D0 D1 D2 D3 EP GND RD D0 D1 D2 D3 C LD 计数器计数器74161 74161 功能表功能表例：用例：用7416174161实现十二进制计数器。实现十二进制计数器。解：解：7416174161是具有是具有异步清零异步清零和和同步置数同步置数功能的加法计时器。功能的加

9、法计时器。异步清异步清“0”0”法法SMS12 即即Q3Q2Q1Q01100 74LS161 Q0 Q1 Q2 Q3 ET EP CP C LD RD D0 D1 D2 D3 &11CP同步置数法同步置数法预置数：预置数：D3D2D1D0=0000SM-1S11 即即Q3Q2Q1Q01011CP 74LS161 Q0 Q1 Q2 Q3 ET EP CP C LD RD D0 D1 D2 D3 11&进位进位C C置数法置数法N=16，M=12，NM=4即即 D3D2D1D0=0100 74LS161 Q0 Q1 Q2 Q3 ET EP CP C LD RD D0 D1 D2 D3 1CP10

10、0 1 01例：试用两片例：试用两片7416074160实现实现5454进制计数器。进制计数器。解：解：M=54M=54，7416074160是具有异步清零、同步置数的十进制计是具有异步清零、同步置数的十进制计数器。数器。整体置数法整体置数法计数：计数：0 05353。5 53 30 1 0 1 0 0 1 1 Q3Q2Q1Q0 进进位位输输出出 Q0 Q1 Q2 Q3 C LD RD D0 D1 D2 D3 EP ET CP 1 Q 0 Q 1 Q 2 Q 3 C LD R D D 0 D 1 D 2 D 3 EP ET CP CP 1 1 & 分解法分解法M=54=6M=54=69 9，用

11、两片，用两片7416074160分别构成六进制和九进制，然后级联即可。分别构成六进制和九进制，然后级联即可。 Q 0 Q 1 Q 2 Q 3 C LD R D D 0 D 1 D 2 D 3 EP ET CP CP 1 1 进进位位输输出出 Q0 Q1 Q2 Q3 C LD RD D0 D1 D2 D3 EP ET CP 1 1 1 1 1 六进制六进制九进制九进制解解:(1):(1)建立原始状态图和状态表建立原始状态图和状态表 分析题意，分析题意， 确定输入、确定输入、 输出变量。输出变量。 设置状态。设置状态。 首先确定有多少种信息需要记忆，首先确定有多少种信息需要记忆， 然后对每一种需然

12、后对每一种需要记忆的信息设置一个状态并用字母表示。要记忆的信息设置一个状态并用字母表示。 确定状态之间的转换关系，确定状态之间的转换关系， 画出原始状态图，画出原始状态图， 列出原始状态表。列出原始状态表。设计一个串行数据检测电路，当连续输入设计一个串行数据检测电路，当连续输入3个或个或3个以上个以上“1”时，电路输出为时，电路输出为“1”，其它情况下输出为，其它情况下输出为“0”。例如：例如： 输入输入X 101100111011110输出输出Z 000000001000110分析题意，规定如下：分析题意，规定如下： S S0 0： 初始状态，初始状态， 表示电路还没有收到一个有效的表示电路

13、还没有收到一个有效的1 1。 S S1 1： 表示电路收到了一个表示电路收到了一个1 1的状态。的状态。 S S2 2： 表示电路收到了连续两个表示电路收到了连续两个1 1的状态。的状态。 S S3 3： 表示电路收到了连续三个表示电路收到了连续三个1 1的状态。的状态。S0S1S2S3设电路开始处于初始状态为设电路开始处于初始状态为S S0 0。1/0X/Z1/01/11/10/00/00/00/0建立原始状态图建立原始状态图 0/01/0 1/01/01/0 0/0(b) 简化状态图 S2 0/0 1/1 S0 S11/0 0/0 1/1 0/0 0/0 1/0 1/1(a) 原始状态图

14、S3 S2 0/0 S0 S1(2)(2)状态化简状态化简 凡是在凡是在输入相同输入相同时，时，输出相同输出相同、要、要转换到的转换到的次态也相同次态也相同的状态，称为等价的状态，称为等价状态。等价状态可以合并。状态。等价状态可以合并。最简状态表最简状态表S0S1S2S3设电路开始处于初始状态为设电路开始处于初始状态为S S0 0。1/0X/Z1/01/11/10/00/00/00/0建立原始状态图建立原始状态图 0/01/0 1/01/01/0 0/0(b) 简化状态图 S2 0/0 1/1 S0 S11/0 0/0 1/1 0/0 0/0 1/0 1/1(a) 原始状态图 S3 S2 0/

15、0 S0 S1(2)(2)状态化简状态化简 凡是在凡是在输入相同输入相同时，时，输出相同输出相同、要、要转换到的转换到的次态也相同次态也相同的状态，称为等价的状态，称为等价状态。等价状态可以合并。状态。等价状态可以合并。最简状态表最简状态表 0/01/0 1/01/01/0 0/0(c) 二进制状态图 10 0/0 1/1 00 01S0=00S1=01S2=10(3)(3)状态分配状态分配nnM221 状态分配是指将状态表中每个状态赋以适当的二进制代码，状态分配是指将状态表中每个状态赋以适当的二进制代码，得到代码形式的状态表（二进制状态表）。得到代码形式的状态表（二进制状态表）。n n位二进

16、制数共有位二进制数共有2 2n n种不同代码，若需要分配的状态数为种不同代码，若需要分配的状态数为M M，则，则即即n为选择的触发器的个数。本例中，为选择的触发器的个数。本例中，M=3，所以取，所以取n=2，需，需2个触发器。个触发器。状态表状态表选用选用2 2个个CPCP下降沿触发的下降沿触发的JKJK触发器，分别用触发器，分别用FFFF0 0、FFFF1 1表示。表示。采用同步方案。采用同步方案。输输出出方方程程nXQ1Z 状状态态方方程程 10nQ的卡诺图的卡诺图 X 00 01 11 10 0 0 0 0 1 1 0 0 nnQQ01 nnnQQXQ0110 nnnXQXQQ1011

17、11nQ的的卡卡诺诺图图 X 00 01 11 10 0 0 0 0 1 0 1 1 nnQQ01 Z 的的卡卡诺诺图图 X 00 01 11 10 0 0 0 0 1 0 0 1 nnQQ01 (4)(4)触发器选型，求时钟、输出、状态、驱动方程触发器选型，求时钟、输出、状态、驱动方程 nnnnnnnnnnnnnnnXQQXQXQQQXQXQXQQQQQXQQXQ1101n110101100101100)(nnnQKQJQ 1比较，得驱动方程：比较，得驱动方程： XKXQJKQXJnn101010 1 0 0 1 1 10 0 /0 1/1 将无效状态将无效状态11代入输出代入输出方程和状态方程计算：方程和状态方程计算：电路能够自启动。电路能够自启动。(5)(5)检查自启动能力，画逻辑电路图检查自启动能力，画逻辑电路图 Z FF0 FF1 1 X Q1 Q1 1J C1 1K 1J C1 1K & Q0 Q0 CP & 1 & 逻辑电路图：逻辑电路图：0001100/01/00/01/01/10/0110/11/1电路的完整状态转换图：电路的完整状态转换图：X/ZQ1Q0例：设计一个例：设计一个8 8位序列信号位序列信号“00010111”00010111”的计数型信号发生器。的计数型信号发生器。 11111010110100Q1Q0 Q2011202011202 Q