海明码生成与校验电路的设计

1、沈阳航空航天大学课程设计报告 -0-目目 录录第第 1 章章 总体设计方案总体设计方案.11.1 设计原理.11.2 设计思路.21.3 设计环境 .4第第 2 章章 详细设计方案详细设计方案.52.1 顶层方案图的设计与实现 .52.1.1 创建顶层图形设计文件.52.1.2 器件的选择与引脚锁定.62.1.3 编译、综合、适配.72.2 功能模块的设计与实现 .72.2.1 取补模块的设计与实现.72.2.2 选择器模块的设计与实现.102.2.3 乘数补码移位寄存器模块的设计与实现.132.2.4 部分积移位寄存器模块的设计与实现.152.2.5 加法器模块的设计与实现.172.3 仿真

2、调试 .17第第 3 章章 编程下载与硬件测试编程下载与硬件测试.203.1 编程下载.203.2 硬件测试及结果分析 .20参考文献参考文献.22附附 录（电路原理图）录（电路原理图）.23沈阳航空航天大学课程设计报告 -0-第 1 章 总体设计方案1.1 设计原理设计原理海明校验码是由理查得海明（Richard Hanmming）于 1950 年提出的，它不仅具有检测错误的能力，同时还具有给出错误所在的准确位置的能力，这在通信领域有着很广泛的应用。海明校验码是在数据中加入几个校验位，并把数据的每一个二进制位分配在几个奇偶校验组中。当某一位出错后，就会引起有关的几个校验组的值发生变化，这不但

3、可以发现出错，还能指出是哪一位出错，为自动纠错提供了证据。海明码能检测出 2 位错误，并能纠正 1 位错误。（1）数据位和校验位的关系假设校验位的个数为 r，则它能表示 2r个信息，用其中的一个信息指出“没有错误”，其余的 2r-1 个信息指出错误发生在哪一位。然而错误也可能发生在校验位，因此只有 k=2r-1-r 个信息能用于纠正被传送数据的位数，也就是说要满足关系：2r=k+r+1 (发现一位错) 2r-1=k+r (发现与自动校正一位错，并发现两位错）数据位与校验位的对应关系K 值 最小的 r 值 14 5111226 2757 58120 4 5 6 7 8（2）海明码的编码规律若海明

4、码的最高位号为 m，最低位号为 1，即 HmHm-1H2H1，则海明码的编码规律通常是： a.校验位与数据位之和为m，每个校验位Pi在海明码中被分在 2i-1的位置，其余各位为数据位，并按从低向高逐位依次排列的关系分配各数据位。沈阳航空航天大学课程设计报告 -1- b.海明码的每一位Hi（包含数据位和校验位本身）由多个校验位校验，其关系是被校验的每一位位号要等于校验它的各校验位的位号之和。这样安排的目的，是希望校验的结果能正确反映出出错位的位号。1.2 设计思路设计思路（一）海明码的生成：因为要求的是 8 位的二进制数据，所以此处的 k 为8，按照数据位和校验位的对应关系，r 应为 5，由于总

5、校验位只是检测两位出错还是一位出错，因此设计时不必考虑它的值，设 r 为 4，故海明码的总位数为12，可表示为： H12H1， 4 个校验位 P4P1 对应的海明码位号分别为：H8/H4/H2/H1，则有如下排列关系： D8D7D6D5P4D4D3D2P3D1P2P1按照海明码的原理得出如下的表格： 海明码位号数据位/校验位参与校验的校验位位号被校验位的海明码位号=校验位位号之和H1P111=1H2P222=2H3D11,23=1+2H4P344=4H5D21,45=1+4H6D32,46=2+4H7D41,2,47=1+2+4H8P488=8H9D51,89=1+8H10D62,810=2+

6、8H11D71,2,811=1+2+8H12D84,812=4+8P1=D1D2D4D5D7沈阳航空航天大学课程设计报告 -2-P2=D1D3D4D6D7P3=D2D3D4D8P4=D5D6D7D8（二）海明码的校验：海明码校验函数（S 函数）及校验过程 S1=P1D1D2D4D5D7S2=P2D1D3D4D6D7S3=P3D2D3D4D8S4=P4D5D6D7D8课程设计的要求为：课程设计的要求为：（1）采用自上而下的设计方法，顶层设计使用原理图设计输入方式；底层设计输入方式自行选定；（2）课程设计的电路主要应包括：寄存器P 函数发生器和门电路等。其中控制信号可选用外部开关或 VHDL 语言

7、以控制器方式实现，其他部分可以调用系统资源库中的器件；（3）数据位数由指导老师指定；（4）对设计电路进行仿真并验证其正确性，仿真数据由指导老师给出；（5）实现编程下载和硬件测试；（6）独立设计调试仿真下载和硬件测试并通过指导老师现场验收；（7）撰写课程实验报告。课程设计的思路为：课程设计的思路为：海明码的生成有着规律，通过其规律找出相同点沈阳航空航天大学课程设计报告 -3-1.3 设计环境设计环境（1）硬件环境）硬件环境 伟福伟福 COP2000 型计算机组成原理实验仪型计算机组成原理实验仪COP2000 计算机组成原理实验系统由 COP2000 集成调试软件集成调试软件COP2000 集成开

8、发环境是为.（2）EDA 环境环境 Xilinx foundation f3.1 设计软件设计软件图图 1.11.1 Xilinx foundation f3.1 设计平台设计平台Xilinx foundation f3.1 是 Xilinx 公司主要的可编程器件开发工具，它可用来开发公司的-? ? ? ? 沈阳航空航天大学课程设计报告 -4- 系列的芯片和系列的芯片。该平台功能强大，主要用于百万逻辑门级的设计和的高速通信内核的设计。利用该系统可完成从设计构想到比特流下载的全部过程。该平台以工程管理器为主界面，同时集成了公司以及其他公司的一些优秀软件。第 2 章 详细设计方案2.1 顶层方案图

9、的设计与实现顶层方案图的设计与实现顶层方案图是.2.1.1 创建顶层图形设计文件创建顶层图形设计文件顶层图形文件的设计实体.顶层图形文件结构如图 2.1 所示：沈阳航空航天大学课程设计报告 -5- 图图 2.1 顶层图形文件结构图顶层图形文件结构图 2.1.2 器件的选择与引脚锁定器件的选择与引脚锁定（1）器件的选择由于硬件（2）引脚锁定把顶层图形文件中的对应关系如表 2.1 所示：图形文件中的输入/输出信号XCV200芯片引脚信号GRDP50ZCLOCKP213FJWP47CLRP49VCCP48S1P80沈阳航空航天大学课程设计报告 -6-S2P81S3P82S4P84S5P85S6P86

10、S7P87Y1P95Y2P96Y3P97Y4P100Y5P101Y6P102Y7P103E0P63E1P73E2P72E3P71E4P70E5P66E6P65E7P64表表 2.1 信号和芯片引脚对应关系信号和芯片引脚对应关系2.1.3 编译、综合、适配编译、综合、适配利用 Xilinx foundation f3.1 的原理图编辑器2.2 功能模块的设计与实现功能模块的设计与实现功能模块主要.沈阳航空航天大学课程设计报告 -7-2.2.1 取补模块的设计与实现取补模块的设计与实现进行求补的方法.（1） 电路模块设计原理图。电路模块设计原理图。 求乘数补码电路原理结构如图 2.2 所示，实际电

11、路如图 2.3 所示。图图 2.2 电路模块逻辑框图电路模块逻辑框图沈阳航空航天大学课程设计报告 -8-图图 2.3 实际取补电路实际取补电路（2）创建元件图形符号）创建元件图形符号 其元件图形符号如图 2.4 所示： 图图 2.4 求乘数补码电路模块元件图形符号求乘数补码电路模块元件图形符号（3）功能仿真）功能仿真对创建的取补模块进行功能仿真，验证其功能的正确性，可用 Xilinx foundation f3.1 编译器的 Simulator 模块实现。仿真结果如图 2.5 所示：图图 2.5 取补模块仿真结果取补模块仿真结果沈阳航空航天大学课程设计报告 -9-2.2.2 选择器模块的设计与

12、实现选择器模块的设计与实现选择器主要由一个 D2-4E 芯片和逻辑门电路控制选择输出。输入端输入的值分别为，以及“00000000”（八个输入端为一组）。补 X补XD2-4E 芯片的和端的“0”和“1”控制，当为 01 时，0A1A0D1D2D3D10AA输出为高电平，即为输出值为 1，通过逻辑门电路实现输出为的值；2D2D补 X当为 10 时，输出为为 高电平，即为输出值为 1，通过逻辑门电路实现10AA1D1D输出为的值；当为 00 时，输出为为 高电平，即为输出值为 1，补X10AA0D0D同时当为 11 时，输出为为 高电平，即为输出值为 1，由于此时和10AA3D3D0D输出值为相同

13、，故此两条数据线通过一个或门输出一条数据线，此时输出值为3D“00000000”。正好实现三输入一输出的选择器模块。（1）创建选择器设计原理图。）创建选择器设计原理图。三输入一输出选择器原理结构如图 2.6 所示：沈阳航空航天大学课程设计报告 -10-图图 2.6 选择器原理框图选择器原理框图 （2）创建元件图形符号）创建元件图形符号其元件图形符号如图 2.7 所示： 图图 2.7 选择器元件图形符号选择器元件图形符号沈阳航空航天大学课程设计报告 -11-（3）功能仿真）功能仿真对创建的三输入一输出器模块进行功能仿真，验证其功能的正确性，可用Xilinx foundation f3.1 编译器

14、的 Simulator 模块实现。仿真结果如图 2.8 所示： )(a)(b )(c)(d图图 2.8 选择模块仿真结果图选择模块仿真结果图沈阳航空航天大学课程设计报告 -12-2.2.3 移位寄存器模块的设计与实现移位寄存器模块的设计与实现乘数补码移位寄存器模块由八个二选一选择器（MUXCY），9 个寄存器（FD）组成，端输入的是 1 个低电平信号其余都为高电平信号。MUXCY 选择器由控制CP信号端，输入端和，以及输出端组成，当端为低电平信号时，选择输SiDiCOS出值，当端为高电平信号时，选择输出值。每次的输出信号寄存到 FD 中，iDSiCMUXCY 输出端连接下一位的寄存器，这样就实

15、现了移位寄存的功能。O移位的和两个输出端恰好为和的两个值，和的两个值要07Y08ny1nyny1ny分别接到选择器的和端。0A1A（1）移位寄存器模块设计原理图。）移位寄存器模块设计原理图。 乘数补码移位寄存器原理结构如图 2.9 所示：沈阳航空航天大学课程设计报告 -13-图图 2.9 乘数补码移位寄存器原理结构图乘数补码移位寄存器原理结构图（2）创建元件图形符号）创建元件图形符号其元件图形符号如图 2.10 所示： 图图 2.10 乘数补码移位寄存器电路模块元件图形符号乘数补码移位寄存器电路模块元件图形符号沈阳航空航天大学课程设计报告 -14-（3）功能仿真）功能仿真对创建的乘数补码移位寄

16、存器模块进行功能仿真，验证其功能的正确性，可用 Xilinx foundation f3.1 编译器的 Simulator 模块实现。仿真结果如图 2.11 所示：图图 2.11 乘数补码移位寄存器模块仿真结果乘数补码移位寄存器模块仿真结果2.2.4 部分积移位寄存器模块的设计与实现部分积移位寄存器模块的设计与实现部分积移位寄存器模块是由一个 8 位寄存器（FD8CE）和四个逻辑门电路组成，实现部分积移位寄存功能。由于部分积的初始值为“00000000”，这样就要求FD8CE 寄存器的初始值为“00000000”，只需要给清零端一个高电平的信号即CLR可实现。进行部分积移位时，要求移位过程中保

17、证符号位相同，这样就需要把第一位符号位复制为两个数，而其余的 6 位相继向下串一位，这样就实现了移位功能，同时还保证的符号位相同。（1）部分积移位寄存器设计原理图。）部分积移位寄存器设计原理图。 部分积移位寄存器原理结构如图 2.12 所示：沈阳航空航天大学课程设计报告 -15-图图 2.12 部分积移位寄存器原理图部分积移位寄存器原理图（2）功能仿真）功能仿真对创建的寄存器模块进行功能仿真，验证其功能的正确性，可用 Xilinx foundation f3.1 编译器的 Simulator 模块实现。仿真结果如图 2.13 所示：图图 2.13 部分积移位寄存器仿真结果部分积移位寄存器仿真结

18、果沈阳航空航天大学课程设计报告 -16-2.2.5 加法器模块的设计与实现加法器模块的设计与实现 加法器模块是在系统提供的八位加法器（ADD8）的基础上，根据实际情况改造而来。由于系统 ADD8 的输入输出的高低位与前几个模块的正好相反，所以为了实现功能对 ADD8 进行了改装。改装后内部结构如图 2.14 所示。 图图 2.14 改装后加法器内部结构图改装后加法器内部结构图2.3 仿真调试仿真调试仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。通过多组数据进行仿真测试，分别对两个正沈阳航空航天大学课程设计报告 -17-数相乘，一个正数与一个负

19、数相乘，两个负数相乘结果进行检验。（1）建立仿真波形文件及仿真信号选择）建立仿真波形文件及仿真信号选择功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，选定的仿真信号和设置的参数如表 2. 3 所示。输入信号输入信号输出信号输出信号S1S7Y1Y7CLRCLOCKFJWI0I7,I13-I80111011 000010010000000010101010 00000011,1011001111011 00001001000000001010101011111100,0101001111011 100010010000000010101010 00000011,10110

20、0表表 2.32.3 仿真信号相关参数表仿真信号相关参数表（2）功能仿真结果与分析）功能仿真结果与分析仿真结果分别如图 2.15、所示。)(a)(b)(c)(a沈阳航空航天大学课程设计报告 -18- )(b )(c图图 2.15 功能仿真波形结果功能仿真波形结果由表 2.3 和图 2.15 所示信息对比可知，多组仿真都完全正确，说明本设计能实现补码一位乘法计算功能。沈阳航空航天大学课程设计报告 -19-第 3 章 编程下载与硬件测试3.1 编程下载编程下载利用 COP2000 仿真软件的编程下载功能，将得到.bit 文件下载到 XCV200 实验板的 XCV200 可编程逻辑芯片中。3.2 硬

21、件测试及结果分析硬件测试及结果分析利用 XCV200 实验板进行硬件功能测试。.的输入数据通过 XCV200实验板的输入开关实现，输出数据通过 XCV200 实验板的 LED 指示灯实现，其对应关系如表 3.1 所示。XCV200芯片引脚信号芯片引脚信号XCV200实验板实验板P95K0：6P96K0：5P97K0：4P100K0：3P101K0：2P102K0：1P103K0：0P80K1：6P81K1：5P82K1：4P84K1：3P85K1：2P86K1：1P87K1：0P63K2：7P73K2：0P72K2：1P71K2：2P70K2：3P66K2：4P65K2：5P64K2：6沈阳航空航天大学课程设计报告 -20-P213P213P48K3：1P49K3：2P47K3：3表表 3.1 XCV200 实验板信号对应关系实验板信号对应关系沈阳航空航天大学课程设计报告 -21-参考文献 1 曹昕燕. EDA 技术实验与课程设计M.北京：清华大学出版社，20062 范延滨.微型计算机系统原理、接口与 EDA 设计技术M.北京：北京邮电大学出版社，20063 王爱英.计算机组成与结构(第三版)M.北京：清华大学出版社，20064 白中英.计算机组成原理（第四版）