三维高密度组装技术

1、三维高密度组装技术蒋黎剑(桂林电子科技大学 机电工程学院，广西 桂林 541004 )摘要：作为电气互联技术的主要组成部分和主体技术的表面组装技术即SMT是现代电气互联技术的主流。经过20多年的发展，目前SMT已经成为现代电子产品的 PCB电路组件级互联的主要技术手段， 并进一步向 高密度组装、立体组装等技术为代表的组装技术领域发展。为满足电子产品轻、薄、小以及系统集成的需 求, 各种新的封装结构正在不断推出 . 三维封装 (3D packages) 愈来愈受到重视。本文概述了三维高密度组 装思想在芯片封装领域的应用。关键词：三维组装技术、3D-MC M微电子封装、高密度封装1. 三维高密度电

2、子组装发展概述在某种意义上， 电子学近几十年的历史可以看作是逐渐小型化的历史， 推动电子产品朝 小型化过渡的主要动力是元器件和集成电路 IC 的微型化。所谓封装是指将半导体集成电路 芯片可靠地安装到一定的外壳上，封装用的外壳不仅起着安放、固定、密封、 保护芯片和增强电热性能的作用， 而且还是沟通芯片内部世界与外部电路的桥梁， 即芯片上的接点用导线 连接到封装外壳的引脚上， 这些引脚又通过印制板上的导线与其他器件建立连接。 因此， 封 装对集成电路和整个电路系统都起着重要的作用。80年代被誉为“电子组装技术革命”的表面安装技术(SMT)改变了电子产品的组装方式。 SMTB经成为一种日益流行的印制

3、电路板元件贴装技术，其具有接触面积大、组装密度高、 体积小、重量轻、可靠性高等优点，既吸收了混合 IC 的先进微组装工艺，又以价格便宜的 PCB代替了常规混合IC的多层陶瓷基板，许多混合 IC市场己被SMT占领。随着IC的飞速 发展，I /O数急剧增加，要求封装的引脚数相应增多，出现了“高密度封装”，90年代，在高密度、 单芯片封装的基础上，将高集成度、高性能、 高可靠性的通用集成电路芯片和专 用集成电路芯片ASIC在高密度多层互连基板上用表面安装技术(SMT)组装成为多种多样的电子组件、 子系统或系统， 由此而产生了多芯片组件 (MCM)111 。在通常的芯片印刷电路板 (PCB)和表面安装

4、技术(SMT)中，芯片工艺要求过高， 影响其成品率和成本； 印刷电路板尺寸 偏大， 不符合当今功能强、尺寸小的要求，并且其互连和封装的效应明显，影响了系统的特性；多芯片组件将多块未封装的裸芯片通过多层介质、 高密度布线进行互连和封装， 尺寸远 比印刷电路板紧凑，工艺难度又比芯片小，成本适中。因此，MCM!现今较有发展前途的系统实现方式，是微电子学领域的一项重大变革技术，对现代化的计算机、自动化、通讯业等领域将产生重大影响。集成电路 IC 实际上完成了芯片级的电子组装，有着极高的互联密度。那么，能不能将 高集成电路SI/VLSI/ULSI (大规模/超大规模/特大规模集成电路)和ASIC/FPG

5、A/EPLQ专用IC/现场可编程门阵列/电可擦除可编程的逻辑器件)等组装在一起实现集成电路的功能集成呢？这就是 SMT(表面安装技术)、HWSI(混合大圆片规模集成技术)和 3D (三维组 装技术)。 这些技术， 推动着电子设备和产品继续向薄轻短小发展， 在片状元件的小型化和 自动安装设备所能处理的元件尺寸已濒临极限的今天，起着关键的作用。 进入90年代，代表性技术则轮到了 MCM人称多芯片组装时代，到 2000年即下世纪初，将是 WSI/HWSI/3D时代！ WSI是将复杂的电子电路集成在一个大圆片上。将IC芯片，MCM和WSI进行三维迭装的3D组装突破了二维的限制，使组装密度更上一层楼。2

6、. 几种典型的三维组装封装技术2.1层叠式芯片尺寸封装(Stacked CSP)日本夏普公司为适应新一代便携网络产品需求， 开发出层叠式芯片尺寸封装 (Stacked CSP新技术，并 于1999年8月开始用于大批量生产高密度LSI新产品。据夏普公司称， Stacked CSP技术不仅使不同半 导体工艺的存储器芯片和逻辑 LSI芯片实现组合，而 且也能与GaAs等化合物半导体芯片实现立体组合。夏普公司开发的StackedCSP结构，采用聚酚胺柔 性基板上单面布线，在其上安装面积最大的芯片作为 第1层，通过隔层(绝缘层)再在卜面安装稍小的第2Stacked CSPf 拘3) I1.4mm(max

7、)(详见图 1)。层芯片，然后，分别进行第1层芯片和第2层引线(金 系)压焊，实现互联；每个芯片通过研磨，以便控制封装高度不超过层叠芯片时必须按梯田式堆叠，便于用金丝压焊。夏普公司已经开始大批量生产这种三维组装产品。三芯片 Stacked CSP的出现，不仅意味集成电路小型、轻便、缩短互联距离和提高 电性能，更重要的是对现在的System LSI技术的重要补充。2.2层叠式多芯片封装 (Stacked MCP)FBGAFBGAlPbK)FBGAFBGA (5 tit LedFBGATSOf图2多芯片封装MCP发展越磐富士通、东芝和日本NEC公司应用的是层叠式多芯片封装 (Stacked MCP

8、技术。富士通公司己于1998年把 EBGA型和 TSQF型的 Stacked MCP 产 品投放市场。该公司在2000年开始开 发FBGA和CSOP型的三芯片 Stacked MCP向正式的系统级圭寸装 (System in Package)目标迈出了第一步 (参flQI 图2)o Stacked MCP 能进行组装的芯 片种类，同样也是多种多样的， 例如， 它不仅能对快闪存储器和 SIZ,AM等 存储器芯片进行组装，而且对于逻辑 IC等也能实现立体组装。富士通开始 发展这种Stacked MCP技术，其目标 是实现系统集成。2.2.1 Stacked MCP技术的优势富士通公司致力于发展 S

9、tacked MCP技术并非偶然。首先因为 MCP与MCM艮相近，有一 脉相承的关系，而且MCM在巨大型计算机和高档工作站中已广泛应用。 再者，因为从封装制 造技术、封装成本和用户组装基板、封装机械乃至检测设备等配备情况综合分析，采用发展MCP技术更适宜。2.2.2关键技术为了使封装结构尽量薄型化，首先，必须使芯片薄型化。目前FBGA封装的芯片标准厚度为0.4mm,若用FBGA寸装两个叠层，则每个芯片厚度必须控制在0.2mm。若封装3个芯片,则芯片厚度要维持在 0.1 mm,将来需要将芯片研磨到0.05mmo为此，必须开发高精度的芯片背面研磨技术。作为芯片链合（Die bondin g）技术，

10、必须保征层叠的芯片倾斜度小，力求保持水平。芯片接合倾斜将对后工序金丝压焊可靠性产生不良影响。所以，必须具备高精密度芯片接合技术和工程质量管理规程。而且，胶型的芯片粘合材料的渗出将对下层芯片金丝压焊产生恶劣影响，因此需要开发新的粘合剂。今后，芯片将要更薄，更需要高安装可靠性的粘合剂新材料。2.3层叠式薄片封装（PT P ）日本东芝公司多年来对于薄型封装技术情有独衷。通常认为芯片厚度削减到200pM已是极限状态，但东芝的薄型芯片制造技术竟然成功地制造出50um厚的芯片。利用这种薄芯片技术，东芝开发出最薄、且最轻的半导体封装结构一薄片状封装PT P （Paper Thin Package）,其厚度仅

11、为0.13mm、比名片纸还薄。単Wt点啊躺带舁用3 Stacked PTP烂构斷回禺2.3.1层叠结构PTP的特点PTP层叠结构PTP与以往的薄型封装 TSOP 相比无论是厚度还是重量都只有1/10左右。PTP叠层封装时，在保持 1.Omm的厚度情况下，可 把8个部件封装在这种薄型的PTP叠层结构里。PTP结构，它是层叠 PTP的基础。PTP的基本例如，单个 PTP厚度为 0.13mm时，4个PTP 层叠，形成Stacked PTP.其织装厚）复仅为 0.52mm，而装配密度大约是现行 CSP组装密度 的4倍。图3示出了具体组装结构，上半部是 技术是带式 自 动焊 TAB （Tape Auto

12、matedBonding）。在聚酚胺薄带表面丘刻蚀出与芯片焊盘对应的铜膜布线图形、并在带基材料中央部开孔，刚好可嵌入芯片，把带基上呈悬臂状的各个铜膜引线与芯片上铜膜布线图形、并在带基材料中央部开孔，刚好可嵌入芯片，把带基仁呈悬臂状的各个铜膜引线与芯片上的焊盘压焊最后在芯片表面涂上树脂固定，即完成单个的PTP封装。3三维高密度组装技术优点通常所说的多芯片组件都是指二维的（2D-MCM）,它的所有元器件都布置在一个平面上，不过它的基板内互连线的布置已是三维。随着微电子技术的进一步发展，芯片的集成度大幅度提高，对封装的要求也更加严格，2D-MCM勺缺点也逐渐暴露出来。目前，2D-MCM组装效率最高可

13、达85%，已接近二维组装所能达到的最大理论极限，这已成为混合集成电路持续 发展的障碍。为了改变这种状况，三维的多芯生组件（3D-MCM）就应运而生了，其最高组装密 度可达200%o 3D-MCM是指元器件除了在 x-y平面上展开以外，还在垂直方向 （z方向）上排 列，与2D-MCM相比，3D-MCM具有以下的优越性： 进一步减小了体积，减轻了重量。相对于 10倍以上，重量减轻 6倍以上。2D-MCM而言，3D-MCM可使系统的体积缩小 3D-MCM中芯片之间的互连长度比 2D-MCM短得多，因此可进一步减小信号传输延迟时 间和信号噪声，降低了功耗，信号传输 （处理 ） 速度增加。 由于3D-M

14、CM的组装效率目前己高达 200%，进一步增大了组装效率和互连效率，因此可集成更多的功能，实现多功能的部件以至系统（整机 ）。 互连带宽， 特别是存储器带宽往往是影响计算机和通信系统性能的重要因素。降低延迟时间和增大总线宽度是增大信号宽度的重要方法。3D-MC M正好具有实现此特性的突出优点。 由于3D MCM内部单位面积的互连点数大大增加，具有更高的集成度，使其整机（或系统 ）的外部连接点数和插板大大减小，因此可靠性得到进一步提高。3D-MCM虽然具有以上所述的优点， 但仍然有一些困难需要克服。 和2D-MCM目比，3D-MCM 的封装密度增加了， 必然导致单位基板面积上的发热量增大， 因此

15、散热是关键问题， 一般采 用以下方法：采用低热阻材料，如金刚石或化学气相淀积（CVD）金刚石薄膜；采用水冷或强制空冷；采用导热粘胶或散热通孔将热量尽快散发出去。另外，作为一项新技术，3D-MCM还需进一步完善，需更新设备，开发新的软件，还要承担一定的风险。3、3D-MCM芯片组件的应用及发展趋势多芯片组件（MCM在组装密度（封装效率）、信号传输速度、电性能以及可靠性等方面独 具优势，是目前能最大限度地提高集成度、提高高速单片 IC 性能，制作高速电子系统，实 现整机小型化、多功能化、高可靠性、高性能的最有效途径。MCM早在80年代初期就曾以多种形式存在， 但由于成本昂贵，大都只用于军事、航天及

16、大型计算机上。随着技术的进步及成本的降低，近年来，MCM在计算机、通信、雷达、数据处理、汽车行业、工业设备、仪器与医疗等电子系统产品上得到越来越广泛的应用，已成为最有发展前途的高级微组装技 术。例如利用MCM制成的微波和毫米波 SOP（System-o n-a-package），为集成不同材料系统 的部件提供了一项新技术使得将数字专用集成电路、 射频集成电路和微机电器件封装在一起 成为可能。3D-MCM是为适应军事宇航、卫星、计算机、通信的迫切需求而近年来在国外得 到迅速发展的高新技术，是实现系统集成的重要技术途径。目前3D-MCM已被应用到高性能大容量的存储器组件和计算机系统，充分发挥了三维

17、多芯片组件技术的优越性。随着微电子技术的发展，微电子封装将向微型化、轻型化和薄型化方向发展。3-D 封装技术具有降低功耗、减轻重量、缩小体积、减弱噪声、降低成本等优点，它将是未来微电子 封装的主要发展方向。电子系统 （整机）向小型化、 高性能化、 多功能化、高可靠和低成本发 展已成为目前的主要趋势， 从而对系统集成的要求也越来越迫切。 实现系统集成的技术途径 主要有两个：一是半导体单片集成技术，二是MCM技术。前者是通过晶片规模的集成技术（WSl） ，将高性能数字集成电路 （含存储器、微处理器、图象和信号处理器等）和模拟集成电路（ 含各种放大器、变换器等 ） 集成为单片集成系统。后者是通过三维多芯片组件 （3D-MCM） 技术实现WSI的功能。4. 小结三维多芯片组件技术是现代微组装技术发展的重要方向，是新世纪微电子技术领域的 一项关键技术。 由于宇航、卫星、计算机及通信等军事和民用领域对提高组装密度、减轻重 量、减小体积、高中能和高可靠性等方面的迫切需求，加之3D-MCM在满足上述要求方面具 有的独特优点， 近年来在国外得到迅速发展， 因此， 我国也应该尽快高度重视该项新技术的 研究和开发。参考文献： .1 . Tia