计班计算机组成原理复习重点白中英版

1、计 算 机 组 成 原 理 课 程 总 结 & 复 习 考 试 要 点 一、考试以讲授过的教材中的内容为主，归纳要点如下：第1章 - 第 2章 计算机概念 运算方法和运算器（一）学习目标1. 了解计算机的分类和应用。2. 掌握计算机的软、硬件构成。3. 掌握计算机的层次结构。3掌握数的原码、反码、补码的表示方法。 4掌握计算机中数据的定点表示和浮点表示方法，并熟练掌握各种表示方法下所能表示的数据的范围。5理解定点加法原理及其判断溢出的方法。6了解计算机定点乘法、除法的实现方法。7了解浮点加法，乘法，除法的实现方法。8 理解ALU运算器的工作原理及其扩展方法。（二）第 1章学习内容第一节

2、 计算机的分类和应用 要点：计算机的分类，计算机的应用。第二节 计算机的硬件和软件 要点：了解计算机的硬件构成及各部分的功能；了解计算机的软件分类和发展演变。第三节 计算机系统的层次结构 要点：了解计算机系统的层次结构。（三）第 2章学习内容第一节 数据和文字的表示方法要点：定点数的表示方法，及其在原码、反码和补码表示下的数值的范围；AO浮点数的表示方法及其不同表示格式下数据的表示范围；常 见汉字和字符的几种表示方法；第二节 定点加法、减法运算要点：补码加、减法及其溢出的检测方法；二进制加法器和十进制加法器的逻辑构成。第三节 定点乘法运算要点：原码并行乘法原理；不带符号的阵列乘法器；补码并行乘

3、法原理；O直接补码阵列乘法器。第四节 定点除法运算要点：理解原码除法原理以及并行除法器的构成原理。第五节 多功能算术 /逻辑运算单元要点： 74181并行进位运算器；74182进位链；多位ALL的扩展。第六节 浮点运算运算和浮点运算器要点：了解浮点加/减；浮点乘/除原理 浮点存储：0解：将16进制数展开后，可得二制数格式为0 100 00010 011 0110 0000 0000 0000 0000S阶码(8位)尾数(23位)包括隐藏位1的尾数1. M=1.011 0110 0000 0000 0000 0000=1.011011于是有x=(- 1)SX 1.MX 2e=+(1.011011

4、) X 23=+1011.011=(11.375)102. 将数(20.59375) 10转换成754标准的32位浮点数的二进制存储格式 解:首先分别将整数和分数部分转换成二进制数：20.59375=10100.10011然后移动小数点，使其在第1, 2位之间4e=4 于是得到：最后得到32位浮点数的二进制存储格式为：41A4C000)6x ,真值表示为(非 IEEE754标准)：x= ( - 1)sX (1. M) X2E-1283. 假设由S, E, M三个域组成的一个32位二进制字所表示的非零规格化浮点数 问：它所表示的规格化的最大正数、最小正数、最大负数、最小负数是多少？(1) 最大正

5、数0 1111 1111 111 1111 1111 1111 1111 1111x= 1 + (1 - 2-23) X2127(2) 最小正数000 000 000000 000 000 000 000 000 000 00x = 1.0 X2-128(3) 最小负数111 111 111111 111 111 111 111 111 111 11x= 1 + (1 -2-23) X2 127(4) 最大负数100 000 000000 000 000 000 000 000 000 00x = 1.0 X2-1284. 用源码阵列乘法器、补码阵列乘法器分别计算xXy。(1) x=11000

6、y=11111 x=-01011y=11001(1原码阵列x = 0.11011, y = -0.11111符号位：x o® yo = 0 ® 1 = 1x原=11011, y原=11111x*y原=1 ,11 0100 0101带求补器的补码阵列x补=0 11011, y 补=1 00001乘积符号位单独运算0 ® 1 = 1尾数部分算前求补输出丨X|= 11011,1 y丨=11111 原码阵列x = -0.11111, y = -0.11011符号位：x 0® y° = 1 ® 1 = 0x补=11111, y 补=110111

7、 1 1 1 1*1 1 0 1 1x*y补=0,11010,00101 带求补器的补码阵列1 1x补=1 00000 0 , y 乘积符号位单独1 运算1® 尾数部分算前求补输出I1 1 1 1 1计算浮点数川+y、x-y-101*(-0.01 01 10), y = 2 浮=110H0-030 010110 浮=111 0 00101101 1 1 1 1补=1 001011= 0X|= 11111,1 y | =110115.x = 2xyEx-Ey =1 110%昭00= 11111x浮=11100,1.110101(0) 规格化处理：0.101100x+y= 0.10110

8、0*2 规格化处理：1.011111x-y=-0.100001*26. 设过程段Si所需的时间为t T = max T i +T l =T m+T l流水线处理的频率为f = 1/ To 一个具有k级过程段的流水线处理-1叫0.010110阶码 11010-6阶码-411100i ,缓冲寄存器的延时为T l ,线性流水线的时钟周期定义为n个任务需要的时钟周期数为Tk= k + (n 1),所需要的时间为：T = Tk X t而同时，顺序完成的时间为：T= nX kXtk级线性流水线的加速比：*Ck = TL = n kTk k + (n 1)第3章多层次存储器一、学习目标1了解存储器的不同分类

9、及其各自的特点。2 .理解SRA和DRA存储单元的构成及其存储原理。3掌握存储器的扩展及其与CPU勺连接。4. 了解SRA和DRA的不同特点，掌握DRAI的刷新方法。5. 了解高性能主存储器、闪速存储器、高速存储器的特点和工作原理。6. 掌握CACH存储器的基本原理及其地址映射过程。二、学习内容第一节存储器概述要点：存储器的分类，存储器的分级结构。第二节随机读写存储器要点：SRAI基本存储元的存储原理； SRAI芯片的组成及其逻辑结构；AO SRAI的扩展；OSRA与CPU勺连接；理解DRA基本存储元的存储原理； DRA芯片的组成及其逻辑结构； DRAI的刷新；了解EDRA芯片的构成及工作原理

10、 ;了解闪存的工作原理及其特点。第三节只读存储器和闪速存储器要点：了解只读存储器的工作原理；了解闪存的工作原理及其特点。第四节高速存储器要点：了解高速存储器的特点；了解双端口存储器的原理；了解多模块交叉存储器；相联存储器。第五节Cache存储器要点：了解Cache的功能；AO掌握主存Cache的地址映射：全相联方式、组相联方式和直接相联方式。*闪存：高性能、低功耗、高可靠性以及移动性编程操作：实际上是写操作。所有存储元的原始状态均处“ 1”状态，这是因为擦除操作时控制栅不加正电压。编程操作的目的是为存储元的 浮空栅补充电子，从而使存储元改写成“ 0”状态。如果某存储元仍保持“ T状态，贝U控制

11、栅就不加正电压。如图(a)表示编程操作时存储元写0、写1的情况。实际上编程时只写0,不写1,因为存储元擦除后原始状态全为1。要写0,就是要在控制栅C上加正电压。一旦存储元被编程，存储的 数据可保持100年之久而无需外电源。读取操作：控制栅加上正电压。浮空栅上的负电荷量将决定是否可以开启MO晶体管。如果存储元原存1,可认为浮空栅不带负电，控制栅上的正电压足以开启晶体管。如果存储元原存 0,可认为浮空栅带负电，控制栅上的正电压不足以克服浮动栅上的负电量，晶体管不能开启导通。当MOS晶体管开启导通时，电源VD提供从漏极D到源极S的电流。读出电路检测到有电流，表示存储元中存 1,若读出电路检测到无电流

12、，表示存储元中存 0，如图(b)所示。擦除操作：所有的存储元中浮空栅上的负电荷要全部泄放出去。为此晶体管源极S加上正电压，这与编程操作正好相反，见图(c)所示。源极S上的正电压吸收浮空栅中的电子，从而使全部存储元变成1状态。*cache :设存储器容量为32字，字长64位，模块数m=4分别用顺序方式和交叉方式进行组织。存储周期T=200ns,数据总线宽度为64位，总线传送周期=50ns。若连续读出4个字，问顺序存储器和交叉存储器的带宽各是多少？解：顺序存储器和交叉存储器连续读出 m=4字的信息总量都是：q=64bx 4=256b顺序存储器和交叉存储器连续读出4个字所需的时间分别是：t2=mT=

13、4X 200ns=800ns=8X 10-7st1=T+(m-1)=200ns+350ns=350ns=35X 10-7s顺序存储器和交叉存储器的带宽分别是：W2=q/t2=256b十(8 X 10-7)s=320Mb/sW仁q/t仁256b十(35 X 10-7)s=730Mb/s*CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求 cache/主存系统的效率和平均访问时间。解：h=Nc/ (Nc+Nm =1900/(1900+100)=0.95r=tm/tc=250ns/50n s=5e=

14、1/(r+(1-r)h)=1/(5+(1-5) X 0.95=83.3%ta=tc/e=50 ns/0.833=60ns*存储器：已知某64位机主存采用半导体存储器，其地址码为 块板结构形式，问：(1) 每个模块板为1024KX 64位，共需几个模块板？(2) 个模块板内共有多少DRA芯片？(3) 主存共需多少226 * 6426(1) 220 * 6426位，若使用256KX 16位的DRA芯片组成该机所允许的最大主存空间，并选用模DRA芯片？ CPI如何选择各模块板?64个模块220 * 6410 8 *16 2'0 *2。*16每个模块要16个 DRA芯片64*16 = 1024

15、 块由高位地址选模块*用16KX 8位的DRA芯片组成64KX 32位存储器，要求:（1）画出该存储器的组成逻辑框图。（2）设存储器读/写周期为0.5卩S, CP在1卩S内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部 存储单元刷新一遍所需的实际刷新时间是多少？解： 根据题意，存储总容量为64KB故地址总线需16位。现使用16K*8位DRA芯片，共需16片。芯片本身地址线占14位，所以采用位并联与 地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，其中使用一片 2： 4译码器。（2）根据已知条件，CPUfc 1us内至少访存一次，而整个存储器的平均

16、读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行如果 采用分散刷新，则每1us只能访存一次，也不行所以采用异步式刷新方式。假定 16K*1位的DRA芯片用128*128矩阵存储元构成，刷新时只对128行进 行异步方式刷新，则刷新间隔为2ms/128 = 15.6us，可取刷新信号周期15us。刷新一遍所用时间二15usX128= 1.92ms第4章 指令系统一、复习目标1了解计算机指令系统的发展与性能要求。2理解计算机指令格式的构成形式，并能够根据要求设计计算机指令格式。3熟练掌握计算机指令和数据的各种寻址方式。4了解堆栈寻址方式的原理。5了解几种典型指令的功能。二、复习

17、内容第一节 指令系统的发展和性能要求 要点：了解计算机指令系统的相关概念，了解计算机对指令系统与性能要求。第二节 指令格式要点：理解指令格式的构成以及各部分的含义；指令地址码的扩展；。指令格式设计。第三节 指令和数据的寻址方式要点：指令的寻址方式；数据的寻址方式。第四节 堆栈寻址方式要点：串联堆栈的构成和操作方法；存储器堆栈的构成和操作方法。第五节 典型指令要点：指令的分类和各种类型的功能。某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有40条指令，试采用直接、立即、变址、相对四种寻址方式设计指令格式。 解：40条指令需占用操作码字段（OP 6位，这样指令余下长度为10位。为

18、了覆盖主存640K字的地址空间，设寻址模式（X） 2位，形式地址（D） 8位，其指令格式如下： 寻址模式定义如下：X= 0 0直接寻址 有效地址E=D （直接寻址为256个存储单元）X= 0 1立即寻址D字段为操作数X= 1 0 变址寻址 有效地址E= （RX） + D （可寻址64K个存储单元）X= 1 1相对寻址 有效地址E= （PC） + D （可寻址64K个存储单元）其中R灿变址寄存器(16位)，PC为程序计数器(16位)，在变址和相对寻址时，位移量 D可正可负 例如：一种二地址RRH，RS型指令结构如下所示：6位 4位4位1位2 位16位OP源寄存器目标寄存器Ix偏移量D其中源寄存器

19、，目标寄存器都是通用寄存器，I为间接寻址标志位，x为寻址模式字段，D为偏移量字段，通过I ， x，D的组合，可构成RS型寻址 方式的有效地址E。请在表中填出6种寻址方式相应有效地址E的表达式。寻址方式Ix有效地址E算法说明直接寻址000?相对寻址001?PC为程序计数器变址寻址010?Rx为变址寄存器奇存器间接寻址111?R 为通用寄存器间接寻址100?基址寻址011?Rt为基址寄存器请在表中填出6种寻址方式相应有效地址E的表达式。OPXD例如15109 870某微机的指令格式如下所示： 其中D是位移量，X是寻址特征位，具体定义如下：X=00为直接寻址，01为基地址寻址，10为相对寻址，11为

20、变址寻址。设(PC)=1234H, (X1)=0037H (基址)，(X2)=1122H (变址)，请确定下列指令的有效地址:(1) 4020H :(2) 2204H :(3) 1320H：(4) 3525H：（5）6721H：第 5 章 中央处理器一、复习目标1了解 CPU 的功能和组成，理解并熟练掌握 CPU 中各种寄存器的功能。 2理解指令周期的基本概念。3理解时序信号的体制、时序信号、机器周期、指令周期的形成过程。4理解微程序控制思想，了解微程序控制器的构成和各部分的功能。5熟练掌握微程序设计技术，掌握微指令格式的形成过程。 6了解硬布线控制器的工作原理。7理解 CPU 的流水工作原理

21、。8了解精简指令系统和复杂指令系统各自的特点。二、复习内容第一节 CPU 的功能和组成要点： CPU 的功能和组成；掌握 CPU 种的各种寄存器的功能。第二节 指令周期要点：指令周期的含义；指令周期的形成。第三节 时序产生器和控制方式要点：时序信号的作用和体制；。时序信号产生器的构成和工作原理；。机器周期和指令周期的形成。第四节 微程序控制器要点：理解微程序控制器的原理；理解微指令和微程序含义。第五节 微程序设计技术要点：掌握微指令的格式；熟练掌握微指令的几种编码方式；掌握微程序的形成。 第六节 硬布线控制器要点：了解硬布线控制的基本思想。第七节流水CPU要点：理解流水计算机系统组成；了解流水

22、线中存才的主要问题：资源相关，数据相关，控制相关第八节RISC CPU要点：了解RISC CPU和CISC CPU各自的特点。忙门皿!R.Vr7in ”世*微指令：直接表示法特点：DR.a.IR这种方法结构简单，并行性强，操作速度快，但是微指令字太 长，若微命令的总数为N个，则微指令字的操作控制字段就要有 N位 。另外，在N个微命令中，有许多是互斥的，不允许并行操作，将它 们安排在一条微指令中是毫无意义的，只会使信息的利用率下降。加*编码表示法特点：可以避免互斥，使指令字大大缩短，但增加 了译码电路，使微程序的执行速度减慢*编码注意几点：字段编码法中操作控制字段并非是任意的， 必须要遵循如下的

23、原则： 把互斥性的微命令分在同一段内，兼容性的微命令分在不同 段内。这样不仅有助于提高信息的利用率，缩短微指令字长，而且有助： 快执行的速度。 应与数据通路结构相适应。 每个小段中包含的信息位不能太多，否则将增加译码线路的复杂性和译码时间。 一般每个小段还要留出一个状态，表示本字段不发出任何微命令。因此当某字段的长度为三位时，最多只能表示七个互斥的微命令，通常用 000表示不操作。*水平型微指令和垂直型微指令的比较(1) 水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则较差。(2) 水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。(3) 由水平型微指令解释指令的微程序，有

24、微指令字较长而微程序短的特点。垂直型微指令则相反。(4) 水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌握。*微地址寄存器有6位(卩A5-卩A0)，当需要修改其内容时，可通过某一位触发器的强置端 S将其置“ 1”。现有三种情况：(1) 执行“取指”微指令后，微程序按IR的OF字段(IR3-IR0)进行16路分支；(2) 执行条件转移指令微程序时，按进位标志 C的状态进行2路分支；(3) 执行控制台指令微程序时，按IR4，IR5的状态进行4路分支。请按多路转移方法设计微地址转移逻辑。答：按所给设计条件，微程序有三种判别测试，分别为P1，P2，P3o由于修改卩A&am

25、p;卩A0内容具有很大灵活性，现分配如下：(1) 用P1和IR3-IR0修改卩A3卩A0;(2) 用P2和C修改卩A0;(3) 用P3和IR5, IR4修改卩A5,卩A4另外还要考虑时间因素T4(假设CP周期最后一个节拍脉冲)，故转移逻辑表达式如下：卩 A5=P3- IR5 T4卩 A4=P3- IR4 T4卩 A3=P1- IR3 T4卩 A2=P1- IR2 T4卩 A1=P1- IR1 T4卩 A0=P1- IR0 T4+P2- C- T4由于从触发器强置端修改，故前5个表达式可用“与非”门实现，最后一个用“与或非”门实现。*某机有8条微指令I1-I8，每条微指令所包含的微命令控制信号如

26、下表所示。a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。解：经分析，(d, i, j )和(e, f, h )可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的 a, b, c, g 四个微命 令信号可进行直接控制，其整个控制字段组成如下：*流水线(IF Instruction Fetch 取指 ID Instruction Decode指令译码 EX Execution 执行 WB 结果写回)*今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为100ns,100ns,80

27、ns,50ns。(2) 若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。(3) 如果在硬件设计上加以改进，至少需推迟多少时间？解：(1) 流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟周期性max i 100ns(2) 遇到数据相关时，就停顿第2条指令的执行，直到前面指令的结果已经产生，因此至少需要延迟2个时钟周期。(3) 如果在硬件设计上加以改进，如采用专用通路技术，就可使流水线不发生停顿。 第6章总线系统一、学习目标1 正确理解总线的基本概念，了解总线的连接方式和内部结构。2 正确理解总线接口的功能。3掌握总线的仲裁、定时和数据传送模式。4

28、. 了解ISA，EISA, VESA PCI总线的功能和特性。二、学习内容第一节总线的概念和结构形态要点：理解总线的功能和分类；了解总线的几种连接方式；了解总线的内部结构 第二节总线接口要点：理解总线接口功能。第三节总线的仲裁、定时和数据传送模式要点：O掌握总线的仲裁方式及其实现；了解总线的定时方式以及各自的特点 第四节PCI总线要点：了解pci总现在计算机中的作用以及特点。总线定义：总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路。借助于总线连接，计算机在各系统功能部 件之间实现地址、数据和控制信息的交换，并在争用资源的基础上进行工作。总线分类：内部总线：CP内部

29、连接各寄存器及运算器部件之间的总线。系统总线：CPU口计算机系统中其他高速功能部件相互连接的总线。I/O总线：CPUS中低速I/O设备相互连接的总线。总线特性： 物理特性：总线的物理连接方式（根数、插头、插座形状、引脚排列方式等）。功能特性：每根线的功能。电气特性：每根线上信号的传递方向及有效电平范围。时间特性：规定了每根总线在什么时间有效。总线带宽：总线带宽定义为总线本身所能达到的最高传输速率，它是衡量总线性能的重要指标。cpu北桥pci南桥isa 之间相互连通通过桥CP总线、系统总线和高速总线彼此相连。桥实质上是一种具有缓冲、转换、控制功能的逻辑电路。多总线结构体现了高速、中速、低速设备连

30、接到不同的总线上同时进行工作，以提高总线的效率和吞吐量，而且处理器结构的变化不影响高速 总线。整个总线分为：数据传送总线：由地址线、数据线、控制线组成。其结构与简单总线相似，但一般是32条地址线，32或64条数据线。为了减少布线，64位数据的低32位数据线常常和地址线采用多路复用方式。仲裁总线：包括总线请求线和总线授权线。中断和同步总线：用于处理带优先级 的中断操作，包括中断请求线和中断认可线。公用线：包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。接口的典型功能：控制、缓冲、状态、转换、整理、程序中断。总线的传输过程：串行传送：使用一条传输线，采用脉冲传送。主要优点是只

31、需要一条传输线，这一点对长距离传输显得特别重要，不管传送 的数据量有多少，只需要一条传输线，成本比较低廉。缺点就是速度慢。并行传送：每一数据位需要一条传输线，一般采用电位传送。分时传送： 总线复用或是共享总线的部件分时使用总线。*总线的信息传送过程：请求总线、总线仲裁、寻址、信息传送、状态返回。总线数据传送模式：读、写操作：读操作是由从方到主方的数据传送；写操作是由主方到从方的数据传送。块传送操作：只需给出块的起始地址，然后对固定块长度的数据一个接一个地读出或写入。对于CPU（主方）存储器（从方）数据线宽度（存储器字长）的4倍。写 次（表示同一地址），或进行先写后读 操作，或进行先读后写操作。

32、广播、广 集操作：一般而言，数据传送只在一个 主方和一个从方之间进行。但有的总线 允许一个主方对多个从方进行写操作， 这种操作称为广播。与广播相反的操作 称为广集，它将选定的多个从方数据在 总线上完成AN或 OR操乍，用以检测多而言的块传送，常称为猝发式传送，其块长一般固定为 后读、读修改写操作：这是两种组合操作。只给出地址一中央仲裁器1 3ffBE个中断源菊花链方式优先级判决逻辑电路图独立请求方式优先级判别逻辑电路图*桥：在PCI总线体系结构中有三种桥。其中HOS桥又是PCI总线控制器，含有中央仲裁器。桥起着重要的作用，它连接两条总线，使彼此间相 互通信。桥又是一个总线转换部件，可以把一条总

33、线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样 的一份地址表。桥本身的结构可以十分简单，如只有信号缓冲能力和信号电平转换逻辑，也可以相当复杂，如有规程转换、数据快存、装拆数据等。*（ 1）某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz总线带宽是多少?（2）如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz总线带宽是多少？解：（1）设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用 表示，根据定义可得Dr=D/T=DX（ 1/T） =DX f=4BX 33

34、X 106/s=132MB/s（2） 64位=8BDr=DX f=8B X 66 X 106/s=528MB/s*总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出读数据的同步时序图。总线的一次信息传送过程，大致可分为：请求总线，总线仲裁，寻址，信息传送，状态返回。20. 70*8 = 560MHz/s*总线仲裁：按照总线仲裁电路的位置不同，仲裁方式分为集中式和分布式两种。集中式仲裁有三种：链式查询方式：离中央仲裁器最近的设备具有最高优先权，离总线控制器越远，优先权越低。优点：只用很少几根线就能 按一定优先次序实现总线控制，并且这种链式结构很容易扩充设备。缺点：是对询问链的电路

35、故障很敏感，优先级固定。计数器定时查询方式：总 线上的任一设备要求使用总线时，通过 BR线发出总线请求。中央仲裁器接到请求信号以后，在 BS线为“0”的情况下让计数器开始计数，计数值通 过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备置“ Tbs线，获得了总线使用权，此时中止计数查询。每次计数可以从“ 0”开始，也可以从中止点开发始。如果从“ 0”开始，各设备的优先次序与链式查询法相同，优先级的顺序是固定的。如果从中止点开始，则每个设备使用总线的优级相等。可方便的改变优先级。独立请求方式：每一个共享总 线的设备均有一对总线请求

36、线BRi和总线授权线BGi。当设备要求使用总线时，便发出该设备的请求信号。总线仲裁器中有一个排队电路，它根据一 定的优先次序决定首先响应哪个设备的请求，给设备以授权信号BGi。独立请求方式的优点是响应时间快，即确定优先响应的设备所花费的时间少，用不着一个设备接一个设备地查询。其次，对优先次序的控制相当灵活。它可以预先固定，例如BR0fc先级最高，BR次之BRi最低；也可以通过程序来改变优先次序；还可以用屏蔽（禁止）某个请求的办法，不响应来自无效设备的请求。因此当代总线标准普遍采用独立请求方式。优点是响应时间快，即确定优先响应的设备所花费的时间少。对优先次序的控制也是相当灵活的。分布式仲裁：不需

37、要中央仲裁器，而是多个仲裁器竞争使用总线。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个 仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁 号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。*总线仲裁某CP!采用集中式仲裁方式，使用独立请求与菊花链查询相结合的二维总线控制结构。每一对请求线BRi和授权线BGi组成一对菊花链查询电路。每一根请求线可以被若干个传输速率接近的设备共享。当这些设备要求传送时通过BRi线向仲裁器发出请求，对应的BGi线则串行查询每个设备，从而确定哪个设备享有总

38、线控制权。请分析说明图6.14所示的总线仲裁时序图。解：从时序图看出，该总线采用异步定时协议。当某个设备请求使用总线时，在该设备所属的请求线上发出申请信号BRi（ 1）。CPU按优先原则同意后给出授权信号BG作为回答（2）BGi链式查询各设备，并上升从设备回答 SAC信号证实已收到BGi信号（3）。 CPU接到SAC信号后下降BG作为回答（4）。在总线“忙”标志BBS为“ 0”情况该设备上升BBS丫表示该设备获得了总线控制权, 成为控制总线的主设备（5）在设备用完总线后，下降BBS和SACK（ 6） 释放总线在上述选择主设备过程中，可能现行的主从设备正在进行传送。此时需等 待现行传送结束，即现行主设备下降BBSYI号后（7）,新的主设备才能上升BBSY ，获得总线控制权*分布式仲裁示意图（1）所有参与本次竞争的各主设备将设备竞争号 CN取反后打到仲裁总线AB1,以实现“线或”逻辑。AB线低电平时表示至少有一个主设备的 CNi为1，AB线高电平时表示所有主设备的CNi为0。（2）竞争时CN与AB逐位比较，从最高位（b7）至最低位（b0）以一维菊 花链方式进行，只有上一位竞争得胜者 Wi+1位为1。当CN i=1，或CNi=0且ABi 为高电平时，才