数字电路实验指导书

1、数字电子技术实 验 指 导 书学生实验守则1.遵守实验室各项管理制度，服从教师及管理人员的管理。2.按时上课，不得旷课、迟到或早退。请假需提交有效假条。3.注意着装整洁。保持实验室安静，严禁喧哗、打闹。4.不得乱丢废弃物、吃零食，保持室内整洁卫生。5.实验室内严禁吸烟。6.严格遵守设备的操作规程，爱护实验室各种仪器设备，不得随意挪动仪器设备。因违规操作，损坏仪器设备需按规定进行赔偿。7.实验前必须预习实验内容，写出预习报告。8.电路接线或焊接完成后，须经教师检查同意后，方可通电。9.实验过程中出现异常情况，应立即切断电源，报告教师处理。10.实验过程中改变连线或焊接，必须先关闭电源。11.实验

2、结束后，整理好工作台面、仪器设备，填写实学生验登记册，经教师检查允许后，方可离开。12.在实验室上课时，不得从事与教学活动无关的其它活动。13.违反上述规定者，教员有权取消其上实验课资格，并视情况轻重，按学校有关规定进行处罚。15实验报告包括1、院（系）别，班号，学号，组号，实验人姓名，同组人姓名，实验日期。2、实验目的。3、仪器、仪表目录：包括仪器设备的型号和规格，集成芯片的型号等。4、实验设计任务与实验步骤。5、实验内容：包括原始设计电路图，原始数据记录，正确的实验电路图，实验数据的处理，波形图及参数。6、实验结果的分析、电路的改进和问题探讨。（1）设计原理与设计要求分析。（2）实验数据、

3、波形的误差分析，故障分析与故障排除的描述等。（3）实验中的电路改进，旨在开拓学生创新思路、提出新的方案。7、思考题实验后的思考题拓展学生的思维空间，有力于培养学生的创造性思考能力。要求采用学校统一格式实验报告纸完成。常用集成器件外形管脚示意图123456789101112131474LS20&&VCC2D2CNC2B2A2Y1A1BNC1C1D1YGND123456789101112131474LS00&&&&VCC4B4A4Y3B3A3Y1A1B1Y2A2B2YGND123456789101112131474LS731J1 Q1QQQJKCKQ

4、QKKCKCLRCLRJGND2K2Q2Q1CP1KVCC2CP2J1Rd2Rd123456789101112131474LS86=1=1=1=1VCC4B4A4Y3B3A3Y2Y1Y1A1B2A2BGND123456789101112131474LS74CLRDCKPRQQCLRDCKQPRQVCC2CLR2D2CP2PR2Q2Q1CLR1D1CP1PR1Q1QGNDNC123456789101112131474LS55&&&VCCHGFENCYABCDNCGND15G 555TH12345678VSSVDDTLV0RCT1CRcp274LS161（160）3D04D

5、15D26D37CTP8GND161514131211109LDCTTQ3Q2Q1Q0COVCC实验一 门电路功能测试及应用14地74LS20v图1-1 74LS20原理示意图一、实验目的1熟悉集成芯片引脚识别方法。2利用集成电路手册，查阅芯片资料，了解芯片逻辑功能，从而进一步使用该芯片。3熟悉、掌握门电路的逻辑功能测试方法二、实验仪器1数字电路实验箱2数字万用表三、实验原理74LS20为双四输入端与非门（引脚图见附录），原理示意图如图1-1所示，只有1、2、4、5脚输入均为高电平时，6脚输出为低电平，否则，均为高电平。&11011121312348v图1-2 74LS55原理示意图7

6、4LS55为与或非门（引脚图见附录），原理示意图如图1-2所示，其输入输出关系为对某一逻辑表达式经逻辑变换，可以由特定芯片实现其功能。例如：或门的逻辑函数表达式为，可以写成，因此可以用三个与非门（可选74LS00芯片，引脚功能图见附录）构成或门。四、实验步骤及内容实验前的准备：在数字电路实验箱未接任何器件的情况下（指实验用插座部分），先合上交流电源，检查V电源是否正常，再合直流电源测VCC处电压是否正常，测两排插口中间VCC插口处电压是否正常，全正常后断开全部电源。随后选择好实验用集成片，查清集成片的引腿及功能，然后根据实验图接线，特别注意VCC及地的接线不能接错，待老师检查后方可接通电源进行

7、实验，以后使用数字电路实验箱时可参照此办理。（一）测与非门的逻辑功能1选双输入与非门74LS20（电源电压+5V）集成芯片一块；选择一个组件插座（片子先不要插入）按图1-1接好线。2输入端接电平开关输出插口，输出端接发光二极管显示插口。3拨动电平开关，按表1-1中情况分别测出输出端电平（用万用表监测输出电压，用发光二极管监测输出逻辑状态）。表1-1输入端输出端电压(V)逻辑状态（二）测试与或非门的逻辑功能1选与或非门电路74LS55（电源电压+5V）集成芯片一块；选择一个组件插座（片子先不要插入）按图1-2接好线。表1-2输入端输出端1234101112138电压（V）逻辑状态11110000

8、11110001000011111000111100010001000000002输入端接电平输出插口，拨动开关当输入端为表1-2情况时分析测试输出端的电位和逻辑状态，将结果填入表1-2中。（三）、利用与非门组成其它门电路并测试其逻辑功能&&&ABZ131084961组成或门电路根据摩根定理，或门的逻辑函数表达式，可以写成，因此可以用三个与非门构成或门。（1）画出测试电路。（2）选择74LS00（电源电压+5V）芯片，根据画出的测试电路接线，检查无误后接通电源。（3）当输入端（A、B）为下列情况时，分别测输出端（Z）的电位，将结果填入表1-3中。表1-3输入A的逻辑状态

9、0011B的逻辑状态0101输出Z的电位（V）Z的逻辑状态2组成异或门电路（1）将异或门的逻辑表达式化成与非表达式形式。异或门的逻辑表达式为（2）画出由与非门构成的测试电路。74ls0074ls20&&&ABZ&&13981261113126410（3）选择74LS00、74ls20芯片，根据画出的测试电路接线，检查无误后接通电源。（4）当输入端（A、B）为下列情况时，分别测输出端（Z）的电位，将测试结果填入表1-4中。表1-4输入A的逻辑状态0011B的逻辑状态0101输出Z的电位（V）Z的逻辑状态五、实验报告要求1、完成实验中所涉及到的逻辑表达式及其

10、变换，绘出测试电路。2、整理实验数据，并对数据进行分析，得出实验结论，总结实验收获。六、预习要求及思考题1、熟悉进行实验过程中，所用门电路的引脚位置，各引脚的用途。2、预习实验内容，画出测试电路。3、与非门在什么情况下输出高电平？什么情况下输出低电平？TTL与非门不用的输入端应如何处理？4、与或非门在什么情况下输出高电平？什么情况下输出低电平？TTL与或非门不用的输入端应如何处理？实验二 组合逻辑电路一、实验目的1掌握组合逻辑电路的分析方法。2掌握组合逻辑电路的设计方法。二、实验仪器1数字电路实验箱2数字万用表三、实验原理组合逻辑电路的分析是根据所给的逻辑电路，写出其输入与输出之间的逻辑关系（

11、逻辑函数表达式或真值表）。从而判定该电路的逻辑功能。组合逻辑电路的分析方法，一般是首先对给定的逻辑电路，按逻辑门的连接方式，写出输出函数的表达式，并根据需要进行化简，然后由表达式通过运算求出真值表，最后确定该电路的逻辑功能。组合逻辑电路的设计是根据提出的实际逻辑问题，得出满足这一逻辑问题的逻辑电路。通常要求电路简单，所用器件的种类和每种器件的数目尽可能少，使电路结构紧凑，工作可靠而且经济。组合逻辑电路的设计方法，一般是首先根据实际问题，确定输入、输出变量数及表示符号，并根据对电路逻辑功能的要求，列出真值表，然后由真值表写出逻辑表达式，经过对表达式化简及变换确定电路结构，画出逻辑图。&&

12、amp;&&&ABX1X2X3YZ图2-1四、实验内容及步骤（一）组合逻辑电路的分析-分析半加器的逻辑功能1写出图2-1电路的逻辑表达式X1=X2=X3=Y=Z=2用实验验证上述分析的正确性：按图2-1在实验箱上接线，将测试结果(逻辑状态)记入表2-1。表2-1ABYZ00011011(二)组合逻辑电路设计-试用异或门、与或非门和非门构成全加器1根据全加器的逻辑功能列出真值表，由真值表得逻辑表达式为 全加和 进位 可知一位全加器可以用两个异或门和一个与或非门、一个非门组成。2画出用异或门、与或非门和与非门实现全加器的逻辑电路图，如图2-2。图2-2=1Ai=1&

13、Ci74LS5574LS86&BiCi-11Si74LS003用实验验证上述设计的正确性：找出异或门（可选74LS86芯片，电源电压+5V）、与或非门和与非门芯片，在实验箱上根据设计电路接线进行实验。注意不用输入端的处理问题。当输入为表2-2情况时，输出逻辑状态填入表2-2。表2-2输入端Ai00001111Bi00110011Ci-101010101输出端CiSi五、实验报告要求1完成实验步骤中的各项内容。2整理实验数据、图表并对实验结果进行分析讨论。3总结组合逻辑电路的分析方法。4总结组合逻辑电路的设计方法。六、预习要求及思考题1预习实验内容，画出测试电路。2复习半加器、全加器的工

14、作原理实验三 触发器一、实验目的1学习触发器逻辑功能的测试方法。2熟悉基本锁存器逻辑功能。3熟悉触发器和触发器的逻辑功能及触发方式。二、实验仪器及1数字电路实验箱2数字万用表三、实验原理锁存器和触发器是构成各种时序电路的存储单元电路，其共同特点是都具有0和1两种稳定状态，一旦状态被确定就能自行保持，即长期存储1位二进制码，直到有外部信号作用时才有可能改变。锁存器是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。触发器是一种对脉冲边沿敏感的存储电路，它们只有在作为触发信号的时钟脉冲上升沿或下降沿的变化瞬间才能改变状态。四、实验内容及步骤（一）基本锁存器的逻辑功能的测试

15、选用双与非门接成如图3-1所示的基本锁存器。和端接输入插孔，平时为高电平，利用输入电平的改变实现置0和置1。利用万用表测及端的电位，借助发光二极管测锁存器的状态，并计入表3-1中。表3-1(V)(V)锁存器状态011011&&QQRS图3-1 基本锁存器（二）JK触发器逻辑功能测试借助发光二极管测量74LS73（电源电压+5V）在表3-2情况下Q端的逻辑状态，填入表3-2中，观察其触发方式是什么。表3-2J0011K0101Qn01010101CP保持保持保持保持保持保持保持保持Qn+1注：箭头表示CP上升沿，表示CP下降沿。（三）D触发器（74LS74，电源电压+5V）逻辑功

16、能的测试1异步置位及复位功能的测试。D、CP端开路，用万用表测试表3-3中所示情况下Q端的电位，并将其转为逻辑状态填入表3-3中。表3-3CPDQ端逻辑状态01102 借助发光二极管测量74LS74在表3-4情况下Q端的逻辑状态，填入表3-4中，观察其触发方式是什么。表3-4D01Qn0101CP保持保持保持保持Qn+1五、实验报告要求1整理实验数据并对实验结果进行分析讨论。2实验收获。六、预习要求及思考题1预习触发器工作原理。2如何通过实验观察触发器在CP的上升沿触发还是下降沿触发？实验四 计数器一、实验目的：学习计数器逻辑功能的测试方法，熟悉计数器的工作原理，熟悉寄存器的工作原理二、实验仪

17、器和设备：、数字万用表、型数字电路学习机三、实验原理 同步二进制加法计数器161的功能主要有：清零、置数、计数、保持，由各自的使能端的有效电平来控制。它还可以构成任意进制计数器。四、实验内容与步骤（一）验证同步二进制加法计数器161的功能1、清零功能：（异步清零）2、清零功能置数功能：输入要置入得数值如1011 （同步置数）3、二进制加法计数器功能：4、保持功能：二进制加法计数器功能 表4-2CP012345678910111213141516Q30Q20Q10Q00（二）用反馈清零构成十进制计数器，绘出电路图&111清零计数器CP端加入脉冲，借助指示灯或万用表测量计数器的逻辑状态，并

18、记入下表中。 表4-3CP012345678910Q30Q20Q10Q00四、实验报告要求1、整理实验数据、图表并对实验结果进行分析讨论2、实验收获五、预习要求1、复习计数器工作原理2、预习实验内容，画好实验电路。实验五 555定时器一、实验目的1进一步加深对555定时器工作原理的理解，熟悉555定时器外形管脚及其功能。2熟悉555定时器的灵活运用。3进一步熟悉示波器等仪器仪表的使用方法。二、实验仪器1数字电路实验箱2数字万用表3双踪示波器三、实验原理555集成定时器是一种模拟电路与数字电路相结合的集成电路。采用不同的外部接线，可获得多种功能，例如双稳、单稳、多谐振荡器以及施密特触发器等，其用

19、途非常广泛。图5-1为由555集成定时器构成的多谐振荡器。其振荡频率计算公式为占空比表示脉冲宽度占整个周期的百分数，即四、实验内容及步骤1按图5-1在数字电路实验箱上接线。2检查无误后接通电源，用示波器观察输出波形。R1R2C=0.033uFC1=0.1uFVCC126784355.1K10K+5V图5-1 多谐振荡器3将观察到的波形，定性地记录于图5-2和5-3中。图5-2图5-34在示波器上读出tPL、tPH（实测值）记录于表5-1，并与理论值相比较。表5-1R1R2C理论tPL值理论tPH值理论占空比理论振荡频率实测tPL值实测tPH值实测占空比实测振荡频率5.1K10K0.033uF图5-44. 按图5-4在数字电路实验箱上接线(RW=22K)，组成占空比可调的多谐振荡器，改变RW用示波器观察输出波形，记录于表5-2。R1R2CRW实测tPL值实测tPH值实测占空比实测振荡频率5.1K10K0.033uF左旋到头右旋到头五、预习要求及思考题1复习5G555定时器的结构和工作原理。2分析由5G555定时器构成多谐振荡器的工作原理。实验