第3章硅平面工艺流程

1、1一、双极型集成电路工艺流程一、双极型集成电路工艺流程二、二、MOS工艺工艺三、三、CMOS工艺工艺四、四、Bi-CMOS工艺工艺第第3章章 硅平面工艺流程硅平面工艺流程2双极集成电路工艺流程双极集成电路工艺流程 双极型晶体管是最早发明的半导体器件，它在模拟、双极型晶体管是最早发明的半导体器件，它在模拟、功率电路中占了很重要的地位。但由于功耗大、尺寸不能功率电路中占了很重要的地位。但由于功耗大、尺寸不能满足小型化的无论是在产量上，还是应用上都较有优势。满足小型化的无论是在产量上，还是应用上都较有优势。但对于高速、模拟、功率电路领域，双极型器件仍具有相但对于高速、模拟、功率电路领域，双极型器件仍

2、具有相当优势。当优势。31.剖面图与版图剖面图与版图 右图是右图是 一个标准的隐一个标准的隐埋层双极晶体管（埋层双极晶体管（SBC）的结构示意图，是剖面图的结构示意图，是剖面图和俯视图的对照。和俯视图的对照。 42.工艺流程工艺流程（1）衬底制备）衬底制备 对于对于PN结隔离型双极集成电路来说，通常选择轻掺杂结隔离型双极集成电路来说，通常选择轻掺杂的的p型衬底，型衬底，掺杂浓度约为掺杂浓度约为 。 （2）生长埋层）生长埋层 为了降低集电极串联电阻、减小寄生管的影响需在外为了降低集电极串联电阻、减小寄生管的影响需在外延层与衬底之间制作型埋层。埋层的制备分为三步：首先延层与衬底之间制作型埋层。埋层

3、的制备分为三步：首先用热氧化法在衬底上生长一层氧化膜；接着进行第一次光用热氧化法在衬底上生长一层氧化膜；接着进行第一次光 刻，刻蚀出埋层生长区；最后，用扩散或离子注入法刻，刻蚀出埋层生长区；最后，用扩散或离子注入法31510cm5向埋层生长区内掺入施主杂质（第五主族元素，常用磷、砷、向埋层生长区内掺入施主杂质（第五主族元素，常用磷、砷、锑等）。锑等）。6（3）外延生长，埋层生长结束，在衬底上外延生长一层）外延生长，埋层生长结束，在衬底上外延生长一层n型硅作为集电区。型硅作为集电区。 外延生长分三步：第一步剥去埋层氧化层；第二步，抛外延生长分三步：第一步剥去埋层氧化层；第二步，抛光衬底表面；第三

4、步，外延层淀积。光衬底表面；第三步，外延层淀积。 7 外延生长时，主要要考虑外延层的厚度及电阻率。为了外延生长时，主要要考虑外延层的厚度及电阻率。为了提高击穿电压、降低结电容，需要较高电阻率的外延层，但提高击穿电压、降低结电容，需要较高电阻率的外延层，但为了降低集电极串联电阻又希望外延层的电阻率尽量低一为了降低集电极串联电阻又希望外延层的电阻率尽量低一些。些。 外延层的厚度要能够容纳两个结深、三个区以及后续工外延层的厚度要能够容纳两个结深、三个区以及后续工序对外延层的消损。对于序对外延层的消损。对于TTL电路，通常外延层的电阻率约电路，通常外延层的电阻率约为、厚为、厚37m；对于模拟电路，因其

5、工作电压较高，所；对于模拟电路，因其工作电压较高，所以外延层比较厚，电阻率也较大，大概为以外延层比较厚，电阻率也较大，大概为0.55*cm，厚厚717m。 8（4）生长隔离区）生长隔离区 隔离的目的是在外延层产生很多在电性上各自孤立的隔离的目的是在外延层产生很多在电性上各自孤立的隔离岛，以实现元器件间的绝缘。隔离的方法有：隔离岛，以实现元器件间的绝缘。隔离的方法有：PN结隔结隔离、全介质隔离和离、全介质隔离和PN结结-介质混合隔离等多种，制作工艺介质混合隔离等多种，制作工艺也不同，由于也不同，由于PN结反偏隔离的工艺比较简单，成为最常用结反偏隔离的工艺比较简单，成为最常用的方法。的方法。9隔离

6、区的生长流程如下：隔离氧化、隔离光刻、隔离扩散。隔离区的生长流程如下：隔离氧化、隔离光刻、隔离扩散。10（5）生长基区）生长基区 基区的掺杂和分布直接影响器件电流增益、截止频率等基区的掺杂和分布直接影响器件电流增益、截止频率等特性，因此掺杂的剂量及温度等需严加控制。基区的生长同特性，因此掺杂的剂量及温度等需严加控制。基区的生长同样要经过氧化、光刻、扩散三步。样要经过氧化、光刻、扩散三步。11（6）发射区及集电极接触区生长）发射区及集电极接触区生长 半导体的掺杂浓度达到一定的程度才能和金属之间形半导体的掺杂浓度达到一定的程度才能和金属之间形成良好的欧姆接触，而集电区掺杂浓度较低，所以必须生成良好

7、的欧姆接触，而集电区掺杂浓度较低，所以必须生长集电极欧姆接触区。长集电极欧姆接触区。12（7）形成金属互连）形成金属互连 晶体管的各个区制作完成，就要开始制作金属电极引晶体管的各个区制作完成，就要开始制作金属电极引线，来实现电路内部的元件互连和与外部连接的电极。需经线，来实现电路内部的元件互连和与外部连接的电极。需经过引线氧化、引线孔光刻、金属淀积、引线反刻等工序。过引线氧化、引线孔光刻、金属淀积、引线反刻等工序。13 经过以上工艺，一个标准埋层双极晶体管的前道工艺经过以上工艺，一个标准埋层双极晶体管的前道工艺（wafer制作）已完成，接下来只要通过后道的测试、键制作）已完成，接下来只要通过后

8、道的测试、键合、封装等工序就是成品了合、封装等工序就是成品了 。14MOS工艺工艺 MOS的意思是的意思是Metal Oxide Semiconductor，即，即金属金属-氧化物氧化物-半导体器件。与双极晶体管不同，它是单极型半导体器件。与双极晶体管不同，它是单极型器件。按导电沟道的不同有器件。按导电沟道的不同有PMOS管和管和NMOS管之分。管之分。 MOS管（管（MOSFET）构成的集成电路就是）构成的集成电路就是MOS集成集成电路。由电路。由NMOS和和PMOS共同构成的互补型集成电路就是共同构成的互补型集成电路就是 CMOS集成电路。集成电路。151.工艺结构工艺结构 NMOS和和P

9、MOS在结构上完全相同，不同的是衬底和在结构上完全相同，不同的是衬底和源、漏的掺杂类型。源、漏的掺杂类型。NMOS是在是在P型硅衬底上，通过选择性型硅衬底上，通过选择性掺杂形成掺杂形成N型的源漏区，由于它的导电沟道是型的源漏区，由于它的导电沟道是n型，故称为型，故称为NMOS；PMOS是在是在n型硅衬底上，通过选择性掺杂形成型硅衬底上，通过选择性掺杂形成p型源漏区，它的导电沟道是型源漏区，它的导电沟道是p型。型。162.铝栅工艺与硅栅工艺铝栅工艺与硅栅工艺 早期的早期的MOS工艺采用工艺采用Al作为栅电极，这样的作为栅电极，这样的MOS器件器件为铝栅器件。铝其缺点是，制造源、漏极与制造栅极需要

10、两为铝栅器件。铝其缺点是，制造源、漏极与制造栅极需要两次掩膜步骤，不容易对齐。次掩膜步骤，不容易对齐。17 1970年出现了硅栅工艺，采用多晶硅作为栅极。多晶年出现了硅栅工艺，采用多晶硅作为栅极。多晶硅本是绝缘体，经过扩散，掺入杂质，可变为导体，用作电硅本是绝缘体，经过扩散，掺入杂质，可变为导体，用作电极和连线。硅栅工艺有以下优点：可实现自对准工艺，从而极和连线。硅栅工艺有以下优点：可实现自对准工艺，从而彻底解决了栅极错位问题；栅极电阻可通过掺杂来调节；多彻底解决了栅极错位问题；栅极电阻可通过掺杂来调节；多晶硅与二氧化硅之间接触界面晶硅与二氧化硅之间接触界面性能良好，与后续高温工艺的性能良好，

11、与后续高温工艺的兼容性好；可靠性高、淀积均兼容性好；可靠性高、淀积均匀性好。匀性好。18CMOS工艺工艺 CMOS器件功耗低、速度快、抗干扰能力强、器件功耗低、速度快、抗干扰能力强、集成密度集成密度高、封装成本低，在很多领域得到了广泛的应用。高、封装成本低，在很多领域得到了广泛的应用。 1.阱阱 CMOS电路中既包含电路中既包含NMOS也包含也包含PMOS，NMOS是是做在做在p型衬底上的，型衬底上的，PMOS是做在是做在n型衬底上的，这就需要型衬底上的，这就需要在衬底中制作阱，根据阱的不同有在衬底中制作阱，根据阱的不同有P阱阱CMOS、N阱阱CMOS及双阱（也叫孪生阱）及双阱（也叫孪生阱）C

12、MOS。19P阱阱CMOS双阱双阱CMOSN阱阱CMOS20CMOS反相器版图反相器版图2.CMOS工艺流程工艺流程 以以CMOS电路电路的基本构件的基本构件CMOS反相器为例，来讲反相器为例，来讲述述P阱阱CMOS电路电路的工艺流程。的工艺流程。21（1）选择衬底）选择衬底 衬底可以是衬底可以是n型的，也可以是型的，也可以是p型的，选择类型不同，型的，选择类型不同，制作工艺也是有差别的，但原理是相同的。制作工艺也是有差别的，但原理是相同的。（2）P阱的制作阱的制作 首先用热氧化法（干首先用热氧化法（干-湿湿-干氧化模式）在衬底或外延层干氧化模式）在衬底或外延层上生长一层二氧化硅膜；接着用光刻

13、掩膜版在氧化层上刻出上生长一层二氧化硅膜；接着用光刻掩膜版在氧化层上刻出P阱的掺杂孔，提供杂质源进行掺杂；最后还需要在一定的阱的掺杂孔，提供杂质源进行掺杂；最后还需要在一定的条件下（通常选择在条件下（通常选择在1150的氮氧混合气氛中）退火，使的氮氧混合气氛中）退火，使 杂质激活以及再分布。由于退火氛围中含氧，所以杂质激活以及再分布。由于退火氛围中含氧，所以22退火的同时在退火的同时在wafer表面也生长了一层薄薄的氧化层。表面也生长了一层薄薄的氧化层。氧化氧化掺杂掺杂光刻光刻23（3）场氧氧化、确定有源区）场氧氧化、确定有源区 CMOS中中n沟道晶体管和沟道晶体管和p沟道晶体管所在的区域为沟

14、道晶体管所在的区域为“有有源区源区”。为了减少寄生晶体管的影响，需要在不同的。为了减少寄生晶体管的影响，需要在不同的MOS晶晶体管之间形成较厚的氧化层，称为体管之间形成较厚的氧化层，称为“场氧场氧”。场氧以外的区。场氧以外的区即即为有源区。制作步骤如下：为有源区。制作步骤如下：淀积氮化硅层、有源区光刻、淀积氮化硅层、有源区光刻、N管场区注入、生长场氧。管场区注入、生长场氧。24CMOS工艺工艺25（4）生长多晶硅栅）生长多晶硅栅 制作步骤如下：制作步骤如下：氧氧化；化；P管场区注入；栅管场区注入；栅氧化；生长多晶硅；氧化；生长多晶硅；形成硅栅。形成硅栅。26（5）形成）形成PMOS的源、漏区的

15、源、漏区 栅电极形成后，就可以制作栅电极形成后，就可以制作PMOS管和管和NMOS管。管。P沟道沟道MOS晶体管的制作包括：光刻；掺杂。晶体管的制作包括：光刻；掺杂。27（6）形成）形成NMOS的源、漏区的源、漏区 生成生成p沟道沟道MOS晶体管后，就可采用类似方法制作晶体管后，就可采用类似方法制作n沟沟道道MOS晶体管。晶体管。28（7）生长）生长PSG 接下来的二氧化硅层都是通过化学反应沉积而成的，其接下来的二氧化硅层都是通过化学反应沉积而成的，其中加入中加入 形成形成PSG ，加入，加入 形成形成BPSG 以平坦表面。以平坦表面。PSG或或BPSG能很好的稳定可动离子，保证能很好的稳定可

16、动离子，保证MOS器件的电器件的电压稳定性，它们还起到保护管芯表面提高使用可靠性的作压稳定性，它们还起到保护管芯表面提高使用可靠性的作用。用。3PH62HB29（8）制作电极引线）制作电极引线 为了形成电极，首先应进行引线孔的光刻；接下来采用为了形成电极，首先应进行引线孔的光刻；接下来采用蒸发或溅射工艺在晶片表面淀积金属层，按照电路连接要求蒸发或溅射工艺在晶片表面淀积金属层，按照电路连接要求反刻出金属互连线。为了形成良好的欧姆接触，布线工艺是反刻出金属互连线。为了形成良好的欧姆接触，布线工艺是在含有在含有510%氢的氮气中，在氢的氮气中，在400500温度下热处温度下热处理理1530分钟，以使

17、铝和硅合金化。最后还要定出分钟，以使铝和硅合金化。最后还要定出PAD接接触孔，以便进行引线键合工作。触孔，以便进行引线键合工作。3031（9）后工序加工）后工序加工 至此，前工序已完成。再经过中测、芯片切割、芯片粘至此，前工序已完成。再经过中测、芯片切割、芯片粘贴、引线键合、压模、筛选、测试，挑选出合格产品。以上贴、引线键合、压模、筛选、测试，挑选出合格产品。以上是最基本的单阱是最基本的单阱CMOS工艺流程。工艺流程。 在实际中，为了提高电路的某些性能，还需要增加其它在实际中，为了提高电路的某些性能，还需要增加其它附加工艺步骤。附加工艺步骤。323.欧姆接触区欧姆接触区 CMOS电路中为了使阱

18、与衬底之间的电路中为了使阱与衬底之间的PN结处于反偏，结处于反偏，起到隔离作用，需将起到隔离作用，需将p阱连阱连接到电路中电压最低处，而接到电路中电压最低处，而n型衬底连接到电压最高处。型衬底连接到电压最高处。另外因阱和衬底掺杂浓度较另外因阱和衬底掺杂浓度较低，故在阱、衬底区域有一低，故在阱、衬底区域有一小部分要进行重掺杂，其作用是便于以后与金属电极间形成小部分要进行重掺杂，其作用是便于以后与金属电极间形成 良好的欧姆接触。良好的欧姆接触。33 n阱阱CMOS工艺与工艺与p阱阱CMOS工艺流程相同，只是在衬工艺流程相同，只是在衬底、阱、掺杂类型的选择上有所不同而已。此外，还有双底、阱、掺杂类型

19、的选择上有所不同而已。此外，还有双阱工艺，双阱工艺是在重掺杂的衬底上生长一层轻掺杂的阱工艺，双阱工艺是在重掺杂的衬底上生长一层轻掺杂的外延层，以防止闩锁效应，然后在轻掺杂的外延层内分别外延层，以防止闩锁效应，然后在轻掺杂的外延层内分别形成形成n阱和阱和p阱，其它步骤都与单阱阱，其它步骤都与单阱CMOS工艺相同。工艺相同。34Bi-CMOS工艺工艺 Bi-CMOS是同时包括双极和是同时包括双极和MOS晶体管的集成电晶体管的集成电路，它结合了双极器件的高跨导、强驱动能力和路，它结合了双极器件的高跨导、强驱动能力和CMOS器器件的高集成度、低功耗的优点，使它们互相取长补短、发件的高集成度、低功耗的优

20、点，使它们互相取长补短、发挥各自优点，制造高速、高集成度、好性能的挥各自优点，制造高速、高集成度、好性能的VLSI。 目前，目前，Bi-CMOS工艺主要有两大类：一类是以工艺主要有两大类：一类是以CMOS工艺为基础，加入双极晶体管基区和发射区工艺而实现的工艺为基础，加入双极晶体管基区和发射区工艺而实现的Bi-CMOS工艺，包括工艺，包括p阱阱Bi-CMOS和和n阱阱Bi-CMOS。其。其特点是工艺简单，成本低。对保证其中特点是工艺简单，成本低。对保证其中CMOS器件的性能比器件的性能比较有利，而双极器件的速度和驱动能力都受到限制。较有利，而双极器件的速度和驱动能力都受到限制。35另一类则是以双

21、极工艺为基础，其中揉合推阱、栅氧等工艺另一类则是以双极工艺为基础，其中揉合推阱、栅氧等工艺而实现的而实现的Bi-CMOS工艺，其中包括工艺，其中包括p阱阱Bi-CMOS和双阱和双阱Bi-CMOS。其特点是工艺复杂，但速度快，更符合高速器。其特点是工艺复杂，但速度快，更符合高速器件的制作要求。件的制作要求。1.以以CMOS工艺为基础的工艺为基础的Bi-CMOS工艺工艺（1）以）以p阱阱CMOS工艺为基础的工艺为基础的Bi-CMOS工艺工艺 采用采用N型轻掺杂衬底，型轻掺杂衬底，PMOS直接做在衬底上，直接做在衬底上，NMOS则做在则做在P阱中。而阱中。而NPN型双极晶体管，是用型双极晶体管，是用

22、N型衬底作为集型衬底作为集 电区，电区，P阱作为基区，发射区和集电极接触区则是通阱作为基区，发射区和集电极接触区则是通36大量的大量的N型杂质扩散得到的。工艺简单，但集电极的串联电型杂质扩散得到的。工艺简单，但集电极的串联电阻太大。另外，阻太大。另外，NPN管与管与PMOS管共衬底限制了管共衬底限制了NPN的使的使用。这些问题可通过增加埋层、外延等工艺加以改善。用。这些问题可通过增加埋层、外延等工艺加以改善。37（2）以）以N阱阱CMOS工艺为基础的工艺为基础的Bi-CMOS工艺工艺 采用采用P型重掺杂的衬底，并在其上制备型重掺杂的衬底，并在其上制备N型重掺杂的埋型重掺杂的埋层和层和P型轻掺杂