04章组合电路复习题

1、*4组合逻辑电路193*多选题3A1311-188051. 用门电路进行组合逻辑电路设计可能进行的步骤有 ( )。A. 列真值表和写出逻辑函数式B. 逻辑函数化简与转换C. 画出状态转换图D画出逻辑图1. ABD2. 用中规模集成电路进行组合逻辑电路设计主要有 ( )。A 电路功能全选用B 电路功能部分选用C 电路功能扩展使用D 电路功能改动使用2. ABCD3. 组合逻辑电路在电路结构上的特点是 ( )。A. 只含有门电路B. 不含反馈电路C. 可以有触发器D. 不含存储单元3. ABD4. 下列电路中，属于组合逻辑电路的有 ( )。A.触发器B.编码器C.数据选择器D .寄存器4. BC5

2、. 下列电路中，不属于组合逻辑电路的有 ( )。A.全加器 B.计数器C.数据选择器D .寄存器5. BD6. 对用门电路组成的组合电路进行分析可能进行的步骤有 ( )。A .从输入出发逐级写出各门电路的输出表达式直至写出逻辑函数的表达 式B. 对各输出函数表达式进行化简与转换C. 列出各逻辑函数的真值表D. 从真值表分析出相应的逻辑功能6. ABCD7. 要设计一个两位二进制数值比较器可能的方案有 ( )。A用门电路来实现B. 改用模拟电路C用四位二进制数值比较器改接D 用其它中规模集成电路如译码器改接7. ACD8. 对一个 3 线-8 线译码器正确的叙述是 ( )。A. 它有 3 个主要

3、输入端B. 它有 8 个主要输入端C. 它是二进制译码器D. 同一时间只有一个输出端是有效的8. ACD9. 对一个全加器正确的叙述是 ( )。A. 三个输入端任意交换不影响电路的功能B. 不作任何改动就可当作全减器使用C. 对低位进位端接 0 就变成了半加器D. 两个输出端可以交换9. AC10.组合逻辑电路的特点有 ( )。A. 具有“记忆”功能B. 任何时刻的输出，仅与当时的输入状态组合有关，与电路过去的状态 无关C. 任何时刻的输出，与当时的输入状态组合及电路过去的状态有关D. 不具有“记忆”功能10. BD11. 消除竞争-冒险现象的方法有 : ( )等方法。A. 接入滤波电容B.

4、引入封锁脉冲C. 引入选通脉冲D. 修改逻辑设计11. ABCD单选题 1023A2383-188161. 在二进制译码器中，若输入有 4 位代码，则输出有 ( )信号。A. 2 个B. 4 个C. 8 个D. 16 个1. D2. 用高电平为输出有效的译码器实现组合逻辑电路时，还需要 ( )A. 与非门 B 或非门C与门D 或门2. D3. 用低电平为输出有效的译码器实现组合逻辑电路时，还需要 ( )。A. 与非门 B 或非门C与门D 或门3. A4. 在下列电路中，只有 ( )属于组合逻辑电路。A.触发器B.计数器C.数据选择器D .寄存器4. C5. 在组合逻辑电路的常用设计方法中，可以

5、用 ( )来表示逻辑抽象的结果。A .真值表B .状态表C.状态图D .特性方程5. A6. 组合逻辑电路的竞争冒险是由于 ( )引起的。A.电路不是最简B.电路有多个输出C.电路中存在延迟D .电路使用不同的门电路6. C7. 能实现从多个输入端中选出一路作为输出的电路称为 ( )。A.触发器B.计数器C.数据选择器D .译码器7. C8. 能完成两个 1 位二进制数相加并考虑到低位来的进位的器件称为 ( )。A.编码器B .译码器C.全加器D .半加器8. C9. 只考虑本位数而不考虑低位来的进位的加法称为 ( )。A.全加B.半加C.全减D .半减9. B10. 用来判断电路全部输入中“

6、 1”的个数奇偶性的电路称为 ( )。A. 触发器 B .计数器C.数据选择器D .奇偶校验器10. D11. 用代码代表特定信号或者将代码赋予特定含义的过程称为 ( )。A. 译码 B.编码C.数据选择D .奇偶校验11. B12. 把代码的特定含义翻译出来的过程称为 ( )。A. 译码 B.编码C.数据选择D .奇偶校验12. A13. 如需要判断两个二进制数的大小或相等，可以使用 ( )电路。A. 译码器 B .编码器C.数据选择器 D .数据比较器13. D14. 半导体数码管的每个显示线段都是由 ( )构成的。A 灯丝B 发光二极管C发光三极管D 熔丝14. B15. 在各种显示器件

7、中， ( )的功耗是最小的。A 荧光数码管B.半导体数码管C液晶显示器D 辉光数码管15. C16. 下列电路中属于组合逻辑电路的有 ( )。A.全加器 B. JK 触发器 C.寄存器D 计数器16. A17. 下列电路中属于组合逻辑电路的有 ( )。A JK 触发器 B 译码器C 寄存器D 计数器17. B18. 从结构看，组合逻辑电路由门电路构成，不含 ( )，也不含反馈电路，信号 从输入开始单向传输到输出。A 记忆电路B 脉冲电路C 电容D 电感18. A19. 从结构看，组合逻辑电路由门电路构成，不含记忆电路，也不含 ( )，信号 从输入开始单向传输到输出。A 脉冲电路B 反馈电路C

8、触发器D 三态门19. B20. 组合逻辑电路是指任何时刻电路的输出由当时的 ( )决定。A 输出B 输入和输出共同C 输入D 状态20. C21. 用文字、符号或者数码表示特定对象的过程，叫做 ( )。A. 译码C 输出D 编码21. D22. 将十进制数的十个数字编成二进制代码的过程叫 ( )。A 二进制编码B 奇偶校验编码C 莫尔斯编码D. 二一十进制编码(或 BCD 编码)22. D23. 在几个信号同时输入时，只对优先级别最高的进行编码叫 ( )。A. 优先编码B. ASCII 编码C. 贝尔编码D. 莫尔斯编码23. A24. 把代码的特定含义翻译出来的过程叫 ( )。A. 编码B

9、. 全译码C. 译码D. 莫尔斯译码24. C25. 把代码的特定含义翻译出来的过程叫译码； n 位二进制译码器工作时只有 ( ) 个输出有效。A. n-1B. 2 的 n 次方C. nD. 125. D26. 两个 1 位二进制数相加叫做 ( )。A. 半加B. 全加C. 超前进位相加D. 逐位相加26. A27. 两个同位的加数以及来自低位的进位三者相加叫做 ( )。A. 半加B. 全加C. 逐位相加D. 超前进位相加27. B28. 从若干输入数据中选择一路作为输出的电路叫 ( )。A. 数据分配器B. 编码器C. 数据选择器D. 译码器28. C29. 当输入信号改变状态时，输出端可能

10、出现过渡干扰脉冲的现象叫 ( )。A. 错码B. 校验错C. 竞争D. 竞争一冒险29. D30. 当有两个输入信号同时改变状态的现象叫 ( )。A. 错码B. 校验错C. 竞争D. 竞争一冒险30. C31. 异或逻辑门完成的运算也称为 ( )。A. 模 2 加B. 与或C. 与非D. 或非31. A32. 将 5 个“1”异或起来得到的结果为 ( )。A. 不定B. 1C.0D. 1111132. B33. 将 4 个 1 异或的结果是 ( )。A. 不定B. 1C.0D. 111133. C34. 如果 A 和 B 异或的结果是 C,则 A 和 C 异或的结果为()。A. AB. BC.

11、 CD. 134. B35. 如果 A 和 B 异或的结果是 C,则 B 和 C 异或的结果为()。A. AB. BC. CD. 135. A36. 一个二进制编码器若需要对 12 个输入信号进行编码, 则要采用 ( )位二进制 代码。A. 5B. 12C. 3D. 436. D37. 5 变量输入译码器,其译码输出信号最多可有 ( )个。A. 32B5C31D1037. A38. 输出高电平有效的 4 线一 16 线译码器的输入，ABCD=1010 时，输出丫丫 15Y0=( )。A0000000000100000B 0000010000000000C 0000000000001010D10

12、1000000000000038. B39. 全加器与半器的区别是 ( )。A. 全加器、半加器都要考虑低位来的进位B. 半加器要考虑低位来的进位，全加器则不需要考虑C. 全加器、半加器都不用考虑低位来的进位D. 全加器要考虑低位来的进位，半加器则不需要考虑39. D40. 对于高电平是输出有效电平的译码器，每个输出都是对应输入 ( )。A. 最小项的非B. 最大项C. 最小项D. 最大项的非40. C41. 用高电平是输出有效电平的译码器实现组合逻辑电路时，还需要增加 ( )。A. 与门B. 或非门C. 与非门D. 或门41. D42. 对于低电平是输出有效电平的译码器，每个输出都是 ( )

13、。A. 对应的最小项B. 对应的最大项C. 对应最小项的非D. 对应最大项的非42. C43. 用低电平是输出有效电平的译码器实现组合逻辑电路时，还需要增加 ( )。A. 非门B. 与门C. 或非门D. 与非门43. D44. 当输入变量中“ 1”的个数为奇数时，奇校验器的输出为 ( )。A. 1B.0C. 10D. 不定44. A45. 当输入变量中“ 1”的个数为偶数时，奇校验器的输出为 ( )A. 1B.OC. 不定D. 0145. B46. 能将二进制代码转变成原来的含义A. 译码器B. 编码器C. 数据选择器D. 数据分配器49. 以下有关组合逻辑电路的特点，错误的是 ( )。A.

14、电路中没有记忆单元B. 结构上只能由门电路组成C. 即存在输入到输出的通路又有从输出到输入的反馈回路D .在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路的原 来状态无关49. C50. 为了提高运行速度，通常采用 ( )。A.串行进位加法器C.串行并行进位加法器50. D51. 以下哪一些不是液晶显示器的特点 ( )A.响应速度快B.显示不够清晰51. A52. 能将输入信号转变成二进制代码的电路称为 ( )。A.数据选择器B.译码器C.编码器D .数据分配器52. C53. 普通编码器同时有两个输入信号时，将 ( )。A.对高电平信号编码B.对低电平信号编码C.随机选取一个信号编码

15、D .出现编码错误53. D的电路称为 ( )A. 高电平B.低电平47. C48. 24 线译码器有 ( )。A. 2 条输入线， 4 条输出线B. 4 条输入线， 2 条输出线C. 4 条输入线， 8 条输出线D. 8 条输入线， 2 条输出线是对 ( )的输入信号编码。C .优先级别高D .随机选中B.并行进位加法器D .超前进位加法器C.功耗极小 D .工作电压低46. A47. 优先编码器同时有两个输入信号时，48. A54. 2-4 线译码器有 ( )59. D60. 产生竞争冒险现象的原因是由于 ( )。A.管子过热B.外界干扰C.温度D .信号在传输过程中的延迟60. D61.

16、 在组合逻辑电路上，设置附加的控制，不可以 ( )。A.控制电路的工作状态 B.作为输入信号的选通信号C.作为输出信号的选通信号D .实现器件的扩展61. B62. 对于一个 16 选 1 的数据选择器，应有 ( )个地址输入端。A.1B. 4C. 8D. 1662. B63. 74LS151 属于 ( )数据选择器。A. 2 选 1 B. 4 选 1C. 8 选 1D. 16 选 163. C64. 以下有关组合逻辑电路的特点，叙述不正确的是 ( )。A.有从输入到输出的通路B.有从输出到输入的反馈回路C.电路中没有记忆单元D .在结构上只能由门电路组成64. B65. 当变量 A，B，C

17、取值为 000 和 111 时,输出 Y 为 1,其他均为 0. 因此它是 种能够判断 ( )。A.输入信号是否一致B.输出信号是否一致C.输入信号是否为 0D .输出信号是否为 065. A66. 用两片 74LS85 级联可组成()位的数值比较器。A2 条输入线 ,4 条输出线C 4 条输入线 ,8 条输出线54. A55. 半导体数码显示器的特点是 ( )。A.工作电压较高C.亮度低55. B56. 发光二极管可以简称为 ( )。A. LCDB. LED56. B57. 消除竞争冒险的方法，不正确的是A.选通法B .增加冗余项法57. C58. 竞争冒险的判断方法是 ( )A .几何法B

18、.时序法法 58. D59. 74LS152 属于的是 ( )。A. 16 选 1 数据选择器C.双 4 选 1 数据选择器B. 4 条输入线 ,2 条输出线D. 8 条输入线 ,2 条输出线B.工作电流大D .工作可靠性差C. ELDD. CLD( ) 。C.函数法D .卡诺图B .单 4 选 1 数据选择器D. 8 选 1 数据选择器A. 4B. 8C. 16D. 3266. B67. 编码器的输出为 ( )。A 二进制代码 B 十进制代码 制代码67. A68. 将 09 十个十进制数转换为二进制代码的电路，叫()编码器。A. 4 线2 线 B. 2 线4 线C. 10 线4 线D. 4

19、 线10线74. C75.组合逻辑电路的设计是指 ( )。A 已知逻辑要求，求解逻辑表达式并画逻辑图的过程B.已知逻辑要求，列真值表的过程C.已知逻辑要求，求解逻辑功能的过程D. 已知逻辑要求，求解逻辑表达式75. A76.二进制编码器是指 ( )。A 能够将若干个输入信号转换成其他的输出信号B 能够将某个控制信息转换成给定的二进制数C 能够将某个控制信息转换成给定的十进制数C. ASCII 码D .任意进68. C69. 将 4 位 BCD 码的十组代码翻译成 译码器。A. 2 线4 线 B. 4 线2 线 线69. D70. 对一个 8 选 1 的数据选择器，应有A. 170. C71.

20、CT74LS138 是()A.数据选择器71. D72. CT74LS247 是()A .编码器 示译码器72. D73. 数据选择器，又称为 ( )。A 开关选择器 B 多路选择开关 滤器73. B74.组合电路的分析是指 ( )。A.已知逻辑图，求解逻辑表达式的过程能的过程C 已知逻辑图，求解逻辑功能的过程 的过程B. 2B.数据分配器B .译码器09 十个对应的输出信号的电路 ,称为( )C. 10 线4 线)个地址输入端。C.编码器C.液晶显示器C.双路选择开关B .已知真值表,D. 4 线10D. 8D .译码器D .七段显D .数字过求解逻辑功D.已知真值表，求解逻辑表达式D 能够

21、将 2 的 N 次方个输入信号变成 N 位二进制代码76. D3B2319-188991.用二进制代码表示有关对象的过程叫二进制编码；n 位二进制编码器有（）个输入，有 n 个输出。A. n-1B. 2nC. nD. 2n18942. B2.77.二-十进制编码器是指（）A.将二进制代码转换成 代码的电路C .二进制和十进制电路77. B78.二进制译码器是指（）A.B.C.D.78. A0将二进制代码转换成009 个数字 B.将 09 个数字转换成二进制D 十进制电路2 的 N 次方个控制信息中特定的一个将某个特定的控制信息转换成二进制数 将二进制代码转换成09 个数字 具有以上三种功能79

22、.半加器是指（）。A.两个同位的二进制数相加C. 两个同位的十进制数相加 位三者相加79. A80.全加器是指（）。A.两个同位的二进制数相加C. 不带进位两个同位的二进制数相加进位三者相加80. D81.B. 两个二进制数相加D .两个同位的二进制数和来自低位的进B.两个同位的十进制数相加D .两个同位的二进制数和来自低位的B.C.D.81. B82.组合电路的竞争冒险是指（）。A.输入信号有干扰时，在输出端产生了干扰脉冲 输入信号改变状态时，输出端可能产生的虚假信旦 输入信号不变时，输出端可能产生的虚假信号 输入信号有干扰时，在输入端产生了干扰脉冲F 列（）方法可以消除组合电路的竞争冒险现

23、象。A .输入状态不变B .加精密的电源C .83.常用的中规模集成电路构成的组合逻辑部件没有加电感D接滤（）。D.数据比较器n 位编码器有 2n个输入，有 n 个输出；这样的编码过程叫（）。A .二进制编码B.二-十进制编码C.BCD 编码D .奇偶校验编码18943. A3.用二进制代码表示有关对象的过程叫二进制编码；n 位二进制编码器有 2n个输入，有（）个输出。A. 2nB. 2nC. nD . n 118944. C4.把代码的特定含义翻译出来的过程叫译码；n 位二进制译码器最多可有（）个输出。A. 2nB. 2nC. n-1D. n+1 18945. B5.输出低电平有效的二一十进

24、制译码器的输入8421BCD 码为 0110 时，其输出厂90为（）。A. 0001000000B. 0110000000C. 111011111118946. CD. 00000001106.下面逻辑电路的逻辑功能是（）。A.表决不通过，少数为 1 时值为 1B. 奇校验，三个变量中有奇数个 1 时值为 1C. 表决，多数为 1 时值为 1D. 偶校验，三个变量中有偶数个 1 时值为 118947. B7.:旦寸丫下面逻辑电路所示的逻辑函数为 Y=（）。A . AEBCB .C .FTD . A+B+C18948. A8.题图所示逻辑电路对应的功能是（）。A.偶校验器B. 表决电路C. 全加

25、器,Y1 是本位和，丫丫 2 是本位进位D .大小比较器9.下面逻辑电路所示的逻辑函数为 Y1、Y2 分别为（）A., AB+BC+ACB . ABC，A#B 爭 CC . A+B+C，AB+BC+ACD . ABIC AB+BC+AC下面逻辑电路所示的逻辑函数为 Y=()A. (A1+B1) (A0+B0)B. (A1B”+(A0B0)C. A1B1+A0B0D. A BA B018954. B 14.右图所示逻辑电路对应的逻辑函数为丫丫=()=()A. 1 BB. A#BC.A卫D. A B 18955. C 15.右图所示逻辑电路的逻辑功能是()。A .当 A 与 B 相同时丫丫为 1B

26、. 一位小于比较器，当 A 小于 B 时 Y 为 1C. 当 A 与 B 不同时 Y 为 1D. 位大于比较器，当 A 大于 B 时丫丫为 1 18956. D 16.题图所示逻辑电路对应的逻辑函数为 丫丫=()=()18950. D10.图示逻辑电路的功能是()。A .二位同比较器，当 A1A0=B1B0 时 Y 为 1B. 二位大于比较器，当 A1A0B1 B0 时 Y 为 1C. 二位不同比较器，当 A1A0 工 B1B0 时丫丫为 1D. 二位小于比较器，当 A1A0VB1 B0 时丫丫为 118951. A11.下面逻辑电路所示的逻辑函数为 Y=()。A.A1B1+A0B0B. (A

27、. B1)(A .B0)C.(A1+B1) (A0+B0)D. (A1B1)+(A0B0)18952. B12.下面逻辑电路所示的逻辑函数功能是()。A .二位同比较器，当 A1A0=B1B0 时 Y 为 1B. 二位大于比较器，当 A1A0B1B0 时 Y 为 1C. 二位不同比较器，当 A1A0 工 B1B0 时丫丫为 1D. 二位小于比较器，当 A1A0B1B0 时丫丫为 118953. C13.Ai_Bi _AoBoAoBo=1Ai Bi -AoBo=11A-_& YB一1 _Ai_Bi B.A卫C. A#BD. A 1 B18957. A17.下面逻辑电路对应的逻辑函数的功能是A .

28、当 A 大于 B 时 Y 为 1B. 当 A 小于 B 时 Y 为 1C. 当 A 与 B 不同时 Y 为 1D. 当 A 与 B 相同时丫丫为 1 18958. B18.为了使 74LS138 3-8 译码器丁 6 端输出为低电平，输入端 A2A1A0应置（）。A. 011 B . 110 18959. B19.试确定图示电路的输出逻辑状态A. 1 和 1B. 0 和 1C. 1 和 0D. 0 和 018960. C判断题 453A3339-189181.编码器是将有特定意义的输入数字信号， 编成若干位二进制代码的组合逻辑 电路。1. A2. 编码器是将十进制数转换成二进制代码的组合逻辑电

29、路。2. B3. 全加器是同时考虑低位的进位的一位加法器。3. A4. 全加器是能进行多位二进制运算的加法器。4. B5. 组合逻辑电路是其输出只和当时的输入有关而和电路过去的状态无关的数字 电路。5. A6. 组合逻辑电路的特点是不含存储元件和反馈控制电路6. A7. 组合逻辑电路是能处理数字信号的电子电路。7.B8.数据选择器是从多个输入中选择一路作为输出的控制电路，也称多路开关。8.A） 。C. 111D. 000H 和 Z 的输出分别为（）。9.数据选择器是将一路输入信号输出到多路输出中的一路的控制电路。9.B10. 全加器是只能进行两个一位二进制数加法的组合逻辑电路。10. B11.

30、 组合逻辑电路由门电路构成，不含记忆电路，也不含反馈电路。11. A12. 组合逻辑电路是指任何时刻电路的输出仅由当时的输入决定。12. A13. n 位二进制编码器有 2 的 n 次方个输入，有 n 个输出。13. A14. 将十进制数的十个数字编成二进制代码的过程叫 BCD 编码。14. A15. 在几个信号同时输入时，只对优先级别最高的进行编码叫优先编码。15. A16. 从若干输入数据中选择一路作为输出的电路叫数据选择器。16. A17. 将 1 999 个“ 1”异或起来得到的结果为 1。17. A18. 一个二进制编码器若需要对 12 个输入信号进行编码，则要采用 4 位二进制 代

31、码。18. A19. 5 变量输入译码器，其译码输出信号最多应有 32 个。19. A20. 全加器要考虑低位来的进位，半加器则不需要考虑。20. A21. 当输入变量中“ 1”的个数为奇数时，奇校验器的输出为 1。21. A22. 组合逻辑电路由门电路和记忆电路组成。22. B23. 组合逻辑电路是指任何时刻电路的输出不仅由当时的输入决定 , 还与电路原 来的状态有关。23. B24. n 位二进制编码器有 n 个输入，有 2 的 n 次方个输出。24. B25. 将十进制数的十个数字编成二进制代码的过程叫十进制编码。25. B26. 在几个信号同时输入时，普通编码器将会出现编码错误。26.

32、 A27. 将数据输出到多路中的一路的电路叫数据选择器。27. B28. 将 8 个“1”异或起来得到的结果为 1。28. B29. 一个二进制编码器若需要对 4 个输入信号进行编码， 则要采用 4 位二进制代 码。29. B30. 3 变量输入译码器，其译码输出信号最多应有6 个。30. B31. 半加器要考虑低位来的进位，全加器则不需要考虑。31. B32. 当输入变量中“ 1”的个数为奇数时，奇校验器的输出为 0。32. B33. 竞争-冒险是门电路中两个输入信号同时向相反的逻辑电平跳变而在电路输 出端可能产生尖峰脉冲的现象。33. A34. 竞争-冒险是门电路中两个输入信号同时向相反的

33、逻辑电平跳变而在电路输 出端产生尖峰脉冲的现象。34. B35.集成的 8-3 线优先编码器 74LS148 输出是低电平有效，每个输出对应输入 变量的一个最小项。35. B36.集成的 3-8 线译码器 74LS138 输出是低电平有效，每个输出对应输入变量 的一个最小项。36. A37.集成的 3-8 线译码器 74LS138 输出是低电平有效，8 个输出是 3 变量的全 部最小项。37. B38.集成的双 4-1 线数据选择器 74LS153 输出是高电平有效，不用作任何改动 就可作为 8-1 线数据选择。38. B39.集成的双 4-1 线数据选择器 74LS153 有两个片选控制端,

34、它们分别用来控 制对应的一个数据选择器工作。39. A3B336-189571.逻辑电路如图所示，当 A=0，B=1 时，丫丫=119000. B2._集成的 8-3 线优先编码器 74LS148 中的片选控制端只为低电平时允许进行编码。19001. A3._集成的 8-3 线优先编码器 74LS148 中的厂 s 是无信号扩展控制端,当本片无有效 输入信号时它输出 0。19002. A4.集成的 8-3 线优先编码器 74LS148 中的厂EX是有信号扩展输出端，当本片有有效 输入信号时它输出有效信号 0,因此它可用作扩展后的低位输出。19003. B5.集成的 3-8 线译码器 74LS138 有 3 个片选控制端 Si、2、3,它们的取值组合不 为 100时使电路工作。19004. B6.集成的 3-8