AD768 16高速数模转换器(中文)

1、AD768 16-Bit 高速数模转换器特性刷新率：30 MSPS 分辨率：16-Bit 线性度: 1/2 LSB DNL 14 Bits 1 LSB INL 14 Bits最快建立时间: 满量程25 ns ,精度0.025%SFDR 1 MHz 输出: 86 dBcTHD 1 MHz 输出: 71 dBc低干扰脉冲: 35 pV-s功率消耗: 465 mW片上基准源： 2.5 V 边沿触发锁存器乘法参考能力应用任意波形发生器通信波形重建矢量图形显示产品描述AD768是16-Bit高速数模转换器（DAC）提供优良的交流和直流性能。AD768是ADI公司的先进双极CMOS制造（abcmos）处理

2、，结合双极晶体管的速度，激光微调薄膜电阻的精度和有效CMOS逻辑。一个分段电流源架构与专有开关技术相结合，以减少毛刺能量来获得最大化的动态精度。边沿触发输入锁存器和一个温度补偿的带隙基准源已集成，提供一个完整的单片DAC解决方案。AD768是电流输出DAC标称满量程输出电流20mA和一个1KW的输出阻抗。差分电流输出提供支持单端或差分应用。电流输出可以绑接输出电阻提供电压输出，或连接到高速放大器的求和点提供一个缓冲电压输出。同时，差分输出可以连接到变压器或差分放大器。片上基准源和控制放大器配置为最大的准确性和灵活性。AD768可以通过芯片上的基准源或由一个外部基准电压基于一个外部电阻的选择驱动

3、。外部电容器允许用户优化变换参考带宽和噪声性能。AD768采用±5 V电源运行，典型的消耗功率465毫瓦。该芯片采用28引脚SOIC封装,规定工作在工业温度范围。产品亮点1、低干扰和快速建立时间提供杰出的波形重建或数字动态性能合成的要求，包括通信。2、AD768优良的直流精度使得它适合高速A/D转换应用。3、温度补偿，包括片上2.5 V带隙基准。4、允许的参考同一个外部电阻器使用电流输入。外部基准也可以使用。5、AD768电流输出可单独使用或差分，无论是负载电阻，外部运算放大器求和点或变压器。6、适当选择一个外部电阻和补偿电容允许用户优化AD768的参考标准和目标带宽应用。AD768

4、技术参数 (TMIN to TMAX , VDD = +5.0 V, VEE = 5.0 V, LADCOM, REFCOM, DCOM = 0 V, IREFIN = 5 mA,CLOCK = 10 MHz, unless otherwise noted)说明：1、IOUTA测量，为虚拟接地。2、标称FS输出电流是4倍的IREFIN电流，当IREFIN=5mA时，FS电流是20mA3、输出电流定义为用于IREFIN和任何外部负载的总电流。4、参考带宽是一个外部限制NR /引脚的函数。参考补偿章节的详细数据表。5、排除内部基准源漂移。6、包含内部基准源漂移。7、测量无缓冲的输出电压范围(1 V

5、)和FS IOUTB 50 W负载电流。规格变更,恕不另行通知。绝对最大额定参数*强调高于列出“绝对最大额定值”之上可能会造成永久性损坏器件。这是一个强调评级只有和功能操作的器件在这些或任何其他条件高于表示在操作该规范的部分不是暗示。长时间暴露在绝对最大额定值可能影响器件可靠性。订购指南晶片测试范围1 (TA = +258C, VDD = +5.0 V, VEE = 5.0 V, IREFIN = 5 mA, 除非另有说明)说明：1、电气测试执行限制显示晶片探针。由于不同的装配方法和正常的成品率损失,成品率为标准产品包装后不能保证切为骰子。2、限制推测的单个比特错误的测试。3、固死锁存器控制。

6、当锁存器控制和时钟衬垫高时边缘触发锁存成为电平触发。4、固死衬底连接到VEE。芯片管脚描述技术参数定义线性误差(也称积分非线性或INL)线性误差被定义为实际的最大偏差,是模拟输出和理想输出的比值,决定从零到满刻度的直线绘制。微分非线性(DNL)DNL是衡量变化的模拟值,归一化满刻度,与1 LSB数字输入代码的变化。单调性当数字输入增加如果输出增加或保持不变D / A转换器是单调。偏置误差理想的输出电流的偏差为零称为偏移误差。预计当IOUTA,0 mA输出的输入都是0。预计IOUTB,0 mA输出当所有的输入都设置为1。增益误差实际和理想输出跨度之间的区别。实际的跨度是由所有输入输出设置1 s

7、-输出时所有输入都设置为0。理想的输出电流跨度是应用于IREFIN管脚电流的4倍。合规输出范围电压在允许范围内的输出电流输出DAC。操作超出了最大合规限制导致输出级饱和度或故障,导致非线性性能。温度漂移温度漂移是指在环境(+ 25°C)下的最小温度或最高温度的最大的变化。为了抵消和增益漂移,漂移指定为满刻度范围(FSR)每度ppm/度 .基准源漂移,漂移是在ppm /度。电源抑制当满刻度输出时,供电电源在标称电压下最小值和最大值的最大的变化.建立时间输出所需的时间达到并保持在一个对其最终值指定的误差范围,测量的开始输出的转换。无失真动态范围输入信号有效值幅值和杂散信号峰值超过指定的带

8、宽的区别,用dB表示。总谐波失真THD是测量输入信号六次谐波的有效值总和和基波的比值。它用百分比或分贝(dB)表示。干扰脉冲在DAC上有不对称开关时间产生干扰输出量化的瞬态故障脉冲。这是指定的净区域上产生小毛刺。25数字接口提供了CMOS兼容的边沿触发输入锁存，该接口容易连接CMOS逻辑和支持时钟频率高达40MSPS。芯片上集成温度补偿2.5 V带隙基准驱动AD768使用一个外部电阻输入基准源电流。原理框图如图1所示，是一个简单的表示内部电路来帮助理解AD768的操作。DAC转换函数描述,随后详细描述每个关键电路部分。典型电路配置指示在AD768应用章节。功能描述AD768是电流输出型DAC标

9、称满刻度电流20 mA和1KW输出阻抗。差分输出提供支持单端或差分应用。DAC架构结合分段电流源馈给高端四大比特(MSBs)和1KW组成R-2R梯状电阻较低的12位(LSB)。DAC电流源馈给激光修整薄膜电阻实现优秀直流线性。利用专有开关技术减少短脉冲干扰和实现最大化动态精度。DAC转换功能芯片上2.5 V基准源与外部500W电阻器从REFOUT 脚连接到IREFIN脚能产生5mA的基准输入电流。如果需要,可以使用各种各样的外部基准电压，原则是基于选择一个适当的电阻器。然而,要维持稳定的参考放大器,在IREFIN脚连接的外部阻抗必须保持小于1KW。图2 等效的基准源输入电路IREFIN电流可以

10、从1mA到7mA不同输入，随后将导致DAC按比例变化的满刻度电压。由于不同IREFIN输入电流DAC内的操作电流也不同,功耗也是如此。图3说明了这种关系。图3 功耗对比IREFIN电流AD768可用于电流输出模式,输出连接到虚地,或采用电压输出模式输出连接一个外部电阻负载。电流输出模式，IOUT = (DAC CODE/65536)×(IREFIN× 4)电压输出模式，VOUT = IOUT×RLOAD/RLAD注释：DAC CODE 是DAC的十进制表示的输入代码;是一个在0到65535之间的整数。IREFIN 是电流应用于IREFIN管脚用，电流大小取决于VR

11、EF / RREF。代替IOUT 和 IREFIN，VOUT = VREF×(DAC CODE/65536)×4×(RLOADiRLAD)/RREF以上方程澄清AD768传递函数的重要方面;满刻度DAC的电流输出与输入电流成正比。电压输出函数是(RLOAD/RLAD)/ RREF的比值,允许取消电阻漂移，这一特点是通过选择匹配电阻特性来获得。基准源输入IREFIN脚对REFCOM脚是一个低阻抗的电流输入节点。这个输入电流设置DAC电流源的大小,满刻度输出电流是加至IREFIN脚电流的四倍。标称的输入电流5 mA,标称满刻度输出电流是20 mA。要增加负载电流时，基

12、准源输出应连接一个缓冲放大器。采用适当大小的上拉电阻也可以使源增加电流负载。REFOUT连接到IREFIN和额外的负载的电阻值选择应总是小于5 mA 。图6 典型的基准源连接温度注意事项注意,基准在整个AD768的温度性能中发挥着关键作用。任何在IREFIN出现的漂移直接影响IOUT。当输出电流时,随波逐流IREFIN(取决于VREF和RREF)必须最小化。这可以通过使用内部温度补偿参考VREF和低温度系数RREF电阻器来实现。如果输出电压,它是一个电阻率的函数,而不是一个绝对的电阻的值。通过选择RREF 和RLOAD相匹配的电阻温度系数,电阻器的漂移值将抵消,提供最佳漂移性能。参考降噪和乘法

13、带宽对于应用的灵活性和增加功能, 参考放大器设计能够提供可调带宽，降低带宽是通过NR节点到负电源管脚VEE连接外部电容器。这个电容器能限制带宽和充当一个滤波器来减少从参考放大器引用的噪声。降噪电容器,CNR,不需要稳定和不会影响DAC输出的建立时间。没有这种电容器,IREFIN带宽是15 MHz，允许DAC满刻度量程的高频调制通过输入节点。图7显示了外部降噪电容器和3dB参考放大器的带宽之间的关系。注意，AD768的最佳操作输入电流是5mA。在其他输入电流时线性和动态性能可能会有所退化。图4显示了输入电流典型的直流线性范围。图5显示了输入电流典型的SFDR(奈奎斯特)性能范围和时钟输入率1 M

14、Hz的输出频率。图4 INL/DNL 对比. IREFIN 电流图5 SFDR (to Nyquist) vs. IREFIN FOUT = 1 MHz基准源输出片内2.5V带隙基准源提供产生IREFIN电流，REFOUT到REFCOM必须连接一个外部电容0.1 F或更大来滤波。如果使用外部基准源，REFOUT应直接绑接到正电源电压VDD，这就有效地关闭内部基准，消除需要外部电容接到REFOUT。基准源指定驱动标称负载5mA但最好采用大于3倍的电流15mA。在重负载运行会降低电源调整率和基准电压精度。所以，当需图8 典型的INL性能图9 典型的DNL性能电流在LADCOM到 IREFIN成正比

15、和当输出连接到一个虚拟地时要精心配置独立的数字代码。使得任何有害的梯状接地电阻对线性度的影响达到最小化。为优化直流线性,IOUTA应该直接连接到一个虚拟地和IOUTB应连接到真实地。在章节中有一个例子是这种配置提供了“缓冲电压输出。” 如果IOUTA直接驱动电阻负载, 然后IOUTB端应该接一个相等的阻抗。这将确保电流流过LADCOM与数字代码保持不变, 和为改善直流线性建议无缓冲的电压输出配置。如图10所示,在每个输出终端有一个相等1KW并联3 pF的输出阻抗。如果输出电压偏离正常阶梯电压,一个错误电流就图7 外部降噪电容对比-3dB带宽由于NR节点的敏感性，要考虑电容器的布局位置。电容器应

16、安装在尽可能接近芯片引脚布线尽量最短的物理位置。为了这个目的，建议使用一个贴片电容。对于不要求在IREFIN的高频调制特性,建议电容器采用1 F从NR连接到VEE。如果基准输入是纯直流,采用多个电容器如1F和0.1F噪音可降到最小化,更有效地滤除高频和低频干扰。模拟输出AD768提供两个模拟输出；IOUTA对INL和DNL被修整到最佳性能，当全部数据为高时具有满刻度输出。在应用时需要规定的直流（dc)精度,应采IOUTA输出。IOUTB是互补型输出，当所有位为低时输出满刻度。IOUTA和IOUTB提供类似的动态性能。请参考图8和9典型INL和DNL的性能曲线。输出还可以使用差分互补方法。参考“

17、应用AD768”章节，举例说明多种输出配置。输出针对LADCOM的规定范围是-1.2 V到+ 5.0 V。电流引导输出级在这个范围内保持功能。操作超出最大规定范围可能会导致输出级饱和或击穿导致非线性性能。额定直流和ac性能规范的输出电压是0V到-1V。增益错误。对50 W输出终端,由此产生的增益误差大约-5%。该配置的一个示例是无缓冲的电压输出。数字输入AD768数字输入由16个数据输入插脚和一个时钟引脚组成16位并行数据输入遵循标准的正二进制编码，DB15是最高位(MSB)和DB0是最低有效位(LSB)。当所有数据位为逻辑1时，IOUTA产生满刻度输出电流。IOUTB是互补输出，当所有数据位

18、为逻辑0时输出满刻度。满刻度电流分离在两个输出之间作为输入代码的函数。数字接口实现使用一个边沿触发主从锁存。DAC输出跟随时钟上升沿刷新,芯片可支持时钟频率高达40MSPS。时钟可以在任何占空系数下操作，但要符合规定的最小锁存脉冲宽度。设置和保存时间也可以是不同的时钟周期内但要满足指定的最低极限, 虽然定位这些过渡的边缘可能会影响数字直通。数字输入阈值设置为CMOS兼容逻辑大约为正电源电压的一半。小输入电流要求允许简单接口于无缓冲CMOS逻辑。图11显示了等效价数字输入电路。图10 等效的模拟输出电路流经这1 KW阻抗。这是一个不改变输入代码的线性效果，所以它看起来是一个增益错误。对50 W输

19、出终端,由此产生的增益误差大约-5%。该配置的一个示例是无缓冲的电压输出。数字输入AD768数字输入由16个数据输入插脚和一个时钟引脚组成16位并行数据输入遵循标准的正二进制编码，DB15是最高位(MSB)和DB0是最低有效位(LSB)。当所有数据位为逻辑1时，IOUTA产生满刻度输出电流。IOUTB是互补输出，当所有数据位为逻辑0时输出满刻度。满刻度电流分离在两个输出之间作为输入代码的函数。数字接口实现使用一个边沿触发主从锁存。DAC输出跟随时钟上升沿刷新,芯片可支持时钟频率高达40MSPS。时钟可以在任何占空系数下操作，但要符合规定的最小锁存脉冲宽度。设置和保存时间也可以是不同的时钟周期内

20、但要满足指定的最低极限, 虽然定位这些过渡的边缘可能会影响数字直通。数字输入阈值设置为CMOS兼容逻辑大约为正电源电压的一半。小输入电流要求允许简单接口于无缓冲CMOS逻辑。图11显示了等效价数字输入电路。流经这1 KW阻抗。这是一个不改变输入代码的线性效果，所以它看起来是一个图11 等效的数字输入电路数字输入信号到DAC模拟输出应该尽可能隔离。到DAC输入互连的距离应保持尽量短。如果数字线太长终端电阻可以提高性能。减少数字引线,输入就减少了毛刺干扰和振荡，也可以减少边缘的速度来进一步改善性能。AD768-典型性能曲线 AD768 输出配置的应用接下来这章节是说明AD768的一些典型输出配置。

21、虽然大多数配置在所有情况下IOUTA IOUTB输出都能互换。除非另有说明,这是假定IREFIN和满刻度电流设置为标称值。在应用中,需要指定的直流精度,适当的电阻的选择是必需的。电阻器除了绝对公差,电阻器还会自动发热导致意想不到的误差。为了达到最佳的INL,推荐采用缓冲电压输出如图23所示。在这个配置中,RFB电阻的自动发热可能导致增益变化,产生一个弓形INL曲线。但这种效应可以通过选择最小化低温系数电阻器来改善。无缓冲的电压输出配置图 21 0V到 -1V 无缓冲电压输出图21显示了AD768的配置提供一个单极输出范围约为 0 V到-1V。标称满刻度的20 mA电流流经50 WRL电阻器和D

22、AC输出电阻(来自R-2R阶梯)1KW 并联,合计为47.6 W。这会产生理想的满刻度电压-0.952 V对LADCOM。此外,DAC输出电阻1KW的公差为±20%，获得了满刻度增益±1%的变化。对于这个线性的增益误差变化结果,可以很容易地通过调整IREFIN来补偿。在这个配置中,重要的是要注意合规的输出的限制。最大的负电压合规是-1.2 V,禁止使用100 W的负载产生0V-2V的输出振幅。一个额外的考虑是这是一个积分非线性模式操作。当电压输出节点变化时,有限的输出阻抗使DAC电流转向开关产生小的变化输出电流随输出电压同样产生变化,产生一个弓形的INL(大于8 LSBS)

23、。要达到最优INL性能,建议使用缓冲电压输出模式。 INL也有点依赖未使用的(IOUTB)输出端，在模拟输出章节中有所描述。为了消除这种影响,IOUTB端应该和IOUTA一样的阻抗,因此这两个输出对地是同样的电阻分压器。这将保持电流在LADCOM的常数,最小化任何相关代码相关的IR滴落在DAC的阶梯内可能产生额外的非线性。AC-耦合输出图 22 ±0.5V 无缓冲AC耦合输出如图22所示AD768配置的输出提供了一个双相输出信号而无需使用求和放大器。交流负载阻抗和AD768输出阻抗 并联组成DAC输出，即RL和偏压电阻RB并联。额定输出振幅图22中给出的值是±0.5 V，假

24、设条件RB > > RL。电路的增益是阻抗RLAD、RB和RL给定的公差函数。选择RB和C值的大小主要取决于需要3 dB高通截止频率和偏置电流,连接RB的后级电流IB。3 dB频率特性的近似方程为,f3 dB = 1/2×p× (RB + RL/RLAD)×C. 输出的直流偏移量是后级偏置电流和RB电阻值de一个函数。例如,如果C = 390 pF,RB = 20K W,和IB = 1.0 mA,-3 dB的频率大约是20.4 kHz和直流偏移量将20 mV。缓冲电压输出配置单极配置图23 单极性 0V到2V的缓冲电压输出对于正输出电压，或电压范围大于

25、允许输出合规参数,一些类型要采用外部缓冲。在基于考虑诸如速度、精度和成本的情况下可以选择各种各样的放大器。当动态性能很重要时，AD9631是一个很好的选择,可提供低失真的10 MHz频宽。图23显示了0V到+ 2 V的满刻度单极缓冲电压输出。图23显示了0V到+2 V的满刻度单极缓冲电压输出。缓冲输出电压的结果是从DAC输出电流流经放大器的反馈电阻,RFB。在这种情况下,20 mA满刻度的电流在RFB(100W,）产生一个输出电压0V到+ 2V的范围。为了实现最佳的直流线性度可采用相同的配置和建议使用精密放大器AD845。使用分流器缓冲输出图24 使用分流器单极性0V到2V的 缓冲电压输出图2

26、3中所示的配置是放大器不可能在这种情况下提供需要的20 mA反馈电流。作为一种替代方法,图24显示了放大器A1结合电阻分流。选择RFF和RL的值是为了限制电流,电流I3,必须由A1提供。电流I2应通过电阻器RL接地分流。RFF和RL并联电阻值不应超过60W避免超过指定的合规电压。图24中给出的值,I3等于4mA,结果是单极性输出摆幅0 V到2V。注意,因为A1获得大约-4的反相增益和+ 5噪声增益,所以应考虑A1的失真和噪声性能。双极性配置图25 双极性±2.5V缓冲电压输出双极性模式是通过提供一个补偿电流,IBIPOLAR,加至I / V放大器(A1)求和节点来完成。通过设置IBI

27、POLAR准确的满刻度电流的一半通过RFB,结果得到相对典型地对称求和节点电压输出。图25显示了实现双极±2.5 V的电压输出。电阻分压器设置为IDAC满刻度电流是5mA。内部2.5 V 基准产生 在IBIPOLAR的2.5 mA电流流过RBIP。当DAC设置半刻度(100 0),IDAC输出2.5 mA电流,正好是IBIPOLAR所抵消，A1输出为0V. 由于DAC输出从零到满刻度变化,所以A1可获得从-2.5 V到+ 2.5 V的输出电压。注意,对于这种配置从REFOUT输出总电流为15mA,所以外部缓冲是必需的。虽然运算放大器AD811、AD8001和AD9631等的

28、选择具有优良的动态性能。但在直流应用中,放大器如AD845或AD797可能更合适。微分输出配置图 26 使用变压器的微分输出在应用不需要基带操作时典型地使用变压器耦合。AD768采用变压器耦合的互补输出固有的好处是提供电气隔离,没有额外的功率消耗。此外,正确应用变压器不应该降低AD768输出信号的噪声和失真,由于变压器是一个被动的器件。图26显示了一个中心抽头变压器提供必要的直流输出负载条件下,输出IOUTA和IOUTB驱动±0.5 V信号到50 W负载。在这个特殊的电路,中心-抽头变压器的阻抗比4相对应的匝比2。因此,任何负载RL,到原边侧乘以4倍(即。,在这种情况下是200 W)

29、。为了避免直流电流流入R-2R梯DAC,中心抽头的变压器应连接LADCOM。为了遵守最低电压-1.2 V规定,最大的微分电阻之间IOUTA和IOUTB不应该超过240 W。注意,微分电阻由负载RL,变压器的原边侧与任何额外微抵抗,RDIFF组成，穿过两个输出。RDIFF是典型增加到变压器原边侧和主电源到负载的阻抗相匹配。(即，在这种情况下200W)。通过放大器直流耦合如图27所示使用该电路可以很容易地实现直流差动单端转换。这个电路将减小来源微分电路的交流和直流共模误差。图27 直流差动单端转换因此,共模噪声(即，时钟通道)以及直流单极偏移误差将显著降低。同时,对于R和RREF薄膜电阻器

30、0;，要做到良好的温度稳定性可以通过使用温度跟踪。电路的设计方程对给定的应用提供对电压输出振幅和IREF最佳化进行优化。电源和接地方面考虑在系统中要同时实现高速和高精度高，印刷电路板设计往往是一样重要的电路设计。在设备选择上必须使用合适的射频技术时，布局位置和轴线应提供应绕道和接地。要从AD768获得最佳结果保持电源和接地的低噪声是至关重要的。图28提供推荐的印刷电路板的插图，在AD768评估板上实现接地层布局布线。图28 印刷电路板接地层图28 印刷电路板接地面层图29 印刷电路板电源面层如果实施得当,接地面层可以实现高速电路板上的很多功能：绕过,屏蔽,电流传输在混合信号设计中,模拟和数字部

31、分的电路板应有所不同,模拟接地面局限于覆盖模拟信号和数字接地面局限于覆盖数字互联引线。DAC的所有模拟接地引脚,基准源地,和其他模拟输出组件地,应直接绑定到模拟接地面。两个接地面应该采用连接的路径1/4到1/2英寸上下宽度的覆铜线径连接或DAC在1/2英寸接地线内部如图28所示。应注意确保接地面对至关重要的信号路径不间断。在数字方面,包括运行DAC的数字输入线以及任何时钟信号。在模拟方面,包括DAC输出信号,参考信号和电源。使用宽运行或电源供电线路也是被推荐。这是提供一个电源供电部分双重角色的串联低阻抗,以及提供一些“自由”去耦电容连接到适当的地。图29显示了电源面层布局中使用AD768的评估

32、板。AD768评估板使用四层PCB板,实践上面所讨论的要求展示了良好的PCB布局。至关重要的是,要注意和布局的信号地和电源互联,以避免诱导外部电压连在接地信号路径。建议所有连接是短的,尽可能直接靠近封装元件引线本身,以减少不同电流之间传导的分享路径。当连线超过一英寸长度时,应该考虑某种类型的终端电阻。这种电阻器的必要性和值将取决于逻辑系列使用。插座应该避免器件引脚引入了不必要的相邻之间的电容耦合。电源和去耦其中最重要的外部组件跟相关联高速设计的电容器要用于电源旁路。这些电容器的选择和布局是至关重要的,在很大程度上都依赖于系统配置的特性。对于AD768要是串联电阻和电感最小化要主要的考虑旁路电容

33、。许多电容器在20 MHz以上将开始有电感效应。陶瓷和薄膜型电容器串联电感低于一般特性的钽或电解型电容。建议AD768每个电源的退耦电容采用0.1 F电容器，而且尽可能接近器件管脚。表面贴片片电容器,由于他们具有低的寄生电感,比通孔类型的电容更好。一些DAC引脚和供电电源之间串联电感可以有效的过滤电源带来的高频噪声。这个电感可以通过使用小铁氧体磁珠来生成。干净的数字电路供电通过使用如图30所示的电路来生成。电路由一个微分LC滤波器单独的电源和返回线组成。使用低的等效串联电阻电解类电容和钽电容器可以降低电源噪声。图30 +5V单电源应用微分LC滤波应 用AD768作为乘法DAC使用图31 典型的

34、乘法DAC应用由于IREFIN可以1mA变调到7mA，AD768就很容易地配置乘法DAC。参考放大器设置最大乘法带宽到15MHz,任何外部电容器到NR节点有助于根据图7来限制带宽。IREFIN可以很容易地通过适当比列和在IREFIN节点的调制信号求和来调整。图31显示了如何VMOD调制信号如何以适当比列和转换电流通过RREFMOD,峰值电流不得超过3.0 mA。图32显示了AD768相对于参考通道的频率典型的失真曲线。图 32 参考通道失真与频率对比关系AD768应用于多频声发射器(ADSL)图33 典型DMT ADSL传输链通信的应用经常需要组件性能方面显著差异简单,单音信号用于典型的信噪比

35、（SNR)和总谐波失真(THD)测试。这尤其适用于扩展频谱和分频多路复用(FDM)类型的信号,信息内容举行的小信号组件传播在整个频带。宽动态范围,细致精密线性好,和低互调失真是必需的。不幸的是,一部分的完整规模的信噪比和性能可能不是一个可靠的指标在这些多频声应用程序如何执行。图 34a ADSL 矢量测试的输出频谱一个例子的FDM通信系统是不同的(离散多频声)ADSL(不对称数字用户线)目前正在考虑的ANSI标准。图33显示了一个框图的发射机的功能。数字位用于QAM调制每个约200个离散音频。一个相反FFT转成调制到频域信息512年时间点以2.2MSPS采样率。然后把这些时间点插值到一个FIR

36、滤波器上采样(在本例中采样率4.4MSPS)。通过AD768运行位流,紧随其后是4顺序模拟平滑滤波器,然后运行行驱动电路。图34显示了测试矢量运行这个系统的频域的表征,而34 b显示了时间域表佂。表I和II显示对ADSL应用的可用信噪比（SNR)和总谐波失真（THD)输出滤波器输出与频率窗口的参数。AD768的16位的动态范围和14位的线性对DMT信号提供了优良的性能。它的快速度输入率将支持更快的过采样率,如果有人感兴趣在数字滤波器的复杂性可以用一个简化模拟滤波器的插补器来交换。AD768评估板一般的描述AD768-EB是一块评估板AD768 16位30MSPS D / A转换器。设计结合模拟

37、和数字样机区域允许用户可以轻松地和有效地评估AD768任何应用高分辨率,高转换速度的需求。数字输入AD768-EB可以直接驱动使用标准40-pin IDC连接器。外部时钟也是需要的。这些信号可能取自用户的应用工作台上,或者他们也可以在样机区域生成从一个电路建立。AD768-EB的模拟输出上可用BNC连接器。这些输出可能配置使用电阻,放大器,或变压器。操作程序和功能描述电源电源通过应用电线或香蕉插头到金属接线柱包括印刷电路板提供AD768-EB应用。DGND. 数字地。数字地和模拟地在AD768下面连接在一起。可以获得独立的模拟和数字供电的最优性能。用于评估目的,单电源,使第二个模拟和数字接地的

38、供电是可以接受的。+5D. + 5 V(±5%)数字电源应该能够提供50 mA。-5A.- 5 V(±5%)模拟电源应该能够提供-75 mA。AGND. 模拟地。模拟地和数字地在AD768下面连接在一起。可以获得独立的模拟和数字供电的最优性能。用于评估目的,单电源,使第二个模拟和数字接地的供电是可以接受的。VEE.负模拟电源；典型为-5V到-15V。这个电源作为负电源线提供外部放大器使用。提供给AD811 AD768-EB,电源必须能够提供-20 mA(不包括外部负载需求)。+VCC. 正模拟电源；典型为+5V到+15V。这个电源作为正电源线提供外部放大器使用。提供给AD8

39、11 AD768-EB,电源必须能够提供-20 mA(不包括外部负载需求)。模拟输出AD768-EB的 模拟输出(s)在 BNC插孔“A”和“B”是可用的。互补的电流输出从AD768可以配置使用电阻、放大器、变压器。AD768-EB仅有的“A”部分是工厂装配。“B”面,或互补输出,如果有要求可以由用户来装配。JP1.缓冲运放输出“A”。跳插JP1，如果需要缓冲运算放大器的输出就应安装。当JP1安装时,JP2和JP3必须移开。输出可用“A”连接器,标称电压摆幅为0 V - 2 V和与数字同相输入这是工厂默认设置。JP2. 双极性50 W变压器输出。如果跳插JP2安装,变压器耦合输出可以在“A”连接器。当跳插JP2时，JP1和JP3必须移开。变压器既是单端微分（differential-to-single-ended）转换器,而又作为阻抗变压器。正确操作,变压器必须配接终端50W电阻器。R2用100W电阻器必须更换,R7。一个附加的100W电阻器和变压器包括AD768评估板。外加的100W电阻必须焊接到适当的位置标记R3和变压器必须插入到插座标签“T1。额定输出电压为50W负载1 V p p以共模电压0 V为中心。”JP3.电阻输出A。JP3用于连接的电阻器R2“