单片机系统的设计.

1、第4章单片机系统的设计33第4章单片机系统的设计第4章单片机系统的设计4.1引言用V/F变换器作A/D转换时，通常由一些硬件电路如振荡器、二分频 器、计数器和门电路组成，而由计数器计得的计数值即A/D转换结果再通过接口电路送入微计算机进行处理，较为复杂和不便，或者采用F/BCD变换电路将V/F变换器输出的频率信号变为 BCD码再通过接口电路送入微 计算机，也较为复杂，而且还要对BCD码进行变换。这些方法成本都较高。本设计介绍一种以单片机直接与V/F变换器接口进行 A/D转换的方法，不须额外的硬件电路，完全利用单片机内部的硬件资源，简单方便， 成本最低，大大地提高了 V/F变换器作为A/D转换电

2、路的可行性。当前，单片机特别是In tel公司的MCS-51系列单片机已在智能仪器仪 表和过程控制等方面得到广泛应用，大有取代Z80之势，因此A/D转换电路与单片机的接口方法也是人们所关注的。下面将主要介绍MCS-51系列的单片机8031为主控器件的硬件电路。4.2主控器Intel 8031简介0-234-56711 11111 1 p p PPPPPP23 456 7 8 9O1 23 456 78 911 11 111 11 103820987 654321098 765 43 2 1333 3 333 33 32 2 222 22 2 2V cc P0.0 P0.1P0.2 P0.3 P

3、0.4 P0.5 P0.6 P0.7EA /V ppALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 一 P2.1P2.0图4-1 8031引脚图Fig.4-1 8031 cite-feet figure根据应用系统功能要求，考虑低成本、小体积等因素，本设计采用In tel8031单片微计算机。In tel 8031是MCS-51系列单片机目前使用最多的一 种基本产品，在它的内部包括一个8位的CPU, 128个字节的RAM，21个特殊功能寄存器（SFR），4个8位并行I/O 口，1个全双工的串行口，2个16位的定时器、计数器。但 Intel 8031片内无程序存储器

4、，因此，必须 外扩EOPROM芯片存放用户程序。In tel 8031的引脚配置如图4-1所示，40条引脚按功能来分， 可分为三 部分。4.2.1 In tel 8031 的引脚4.2.1.1电源及时钟引脚 包括电源引脚 Vcc、Vss,时钟引脚XTAL1、XTAL2。 电源引脚接入单片机的工作电源。Vcc（40脚）：接+ 5 V电源；Vss（20脚）：接地。时钟引脚外接晶体时与片内的反相放大器构成一个振荡器，它提供单片机的是时钟控制信号。时钟引脚也可外接晶体振荡器。XTAL 1（19脚）：接外部晶体的一个引脚。在单片机内部，它是一个反相放大器的输入端。当采用外接晶体振荡器时，此引脚外接地。X

5、TAL 2（ 18脚）：接外部晶体的另一端在单片机内部接至反相放大器的 输出端。若采用外部振荡器时，该引脚接收振荡器的信号，即把此信号直 接接到内部时钟发生器的输入端。4.2.1.2控制引脚 包括RESET （即RST）、ALE、PSEN、EA ,此类引脚提 供控制信号，有些引脚具有复杂功能。（1）RST/VPD（9脚）当振荡器运行时，在此引脚加上两个机器周期的高电平将使单片机复位（RST）。复位后应使此引脚电平为w0.5 V的低电平，以保证单片机正常工作。掉电期间，此引脚可接上备用电源 （VPD），以保值内部 RAM中的数 据不流失。当Vcc下降到低于规定值，而 VPD在其规定的电压范围内（

6、5 ± 0.5V）时，VPD就向内部RAM提供备用电源。（2）ALE / PROG（30脚）当单片机访问外部存储器时， ALE （地址锁促允许）输出脉冲的下降沿用于锁存 16位地址的低8位。即使不访问外部存 储器，ALE端有周期性正脉冲输出，其频率为振荡器频率的1/6。但是，每当访问外部数据存储器时，在两个机器周期中 ALE只出现一次，即丢失一个ALE脉冲。ALE端可以驱动8个TTL负载。对于片内具有 EPROM型的单片机8751，在EPROM编程期间，此引 脚用于输入编程脉冲 PROG。（3）PSEN （ 29脚）此输出为单片内访问外部程序存储器的读选通信 号。在从外部程序存储器取

7、指令（或常数）期间，每个机器周期PSEN信号将不出现。PSEN同样可以驱动8个TTL负载.EA / Vpp（31脚）当EA端保持高电平时，单片机访问内部程序存储 器，但在PC （程序计数器）值超过 OFFFH时，将自动转向执行外部程序 存储器内的程序。当 EA端保持低电平时，则只访问外部程序存储器，不 管是否有内部程序存储器。对8031来说，因其无内部程序存储器，所以该脚必须接地，这样只能选择外部程序存储器。421.3输入/输出引脚输入/输出（I/O ） 口引脚包括 P0 口、P1 口、P2 口 和 P3 口。（1）P0 口（ P0.0P0.7） 双向8位三态I/O 口，此口为地址总线低8位及

8、数据总线分时复用口，可带8个LS TTL负载。（2）P1 口（ P1.0P1.7） 8位准双向I/O 口（作为输入时，口锁存器置 1），可带4个LS TTL负载。（3）P2 口（ P2.0P2.7）8位准双向I/O 口，与地址总线高 8位复用，可驱动4个LS TTL负载。（4）P3 口（ P3.0P3.7） 8位准双向I/O 口，为双功能复用口，可带4个LS TTL负载。4.2.2 In tel 8031的内部结构单片机8031内部总体结构如图 4-2所示。按功能划分，它由8个部分 组成，即微处理器（CPU）、程序存储器（ROM/EPROM ）、特殊功能寄存器（SFR）、I/O 口、（ P0

9、口、P1 口、P2 口、P3 口）、串行口、定时器 / 计数 器及中断系统，它们是通过片内单一总线连接起来的。由于本设计选用的 单片机为8031，所以它的片内无程序存储器。考虑到本设计的需要下面仅 对8031的时钟和复位电路、存储器的扩展作详细的介绍。XTAL1XTAL2图4-2 8031单片机内部总体结构Fig.4-2 Collectivity structure of SCM 80314.2.3 Intel 8031的时钟和复位电路(1) 8031的时钟可以由内部方式或外部方式产生。内部方式的时钟电路如图4-3(a)所示，利用8031内部的振荡电路，并在 XTAL 1和XTAL 2两引 脚

10、间外接晶体以及电容 CX1和CX2可以在20100 pF之间选择，电容的 大小对振荡频率有微小影响，可起频率微调作用。外部方式的时钟电路如图4-3(b)所示，XTAL 1接地，XTAL 2接外部振荡器。外部振荡器的振荡信号应为低于 12 MHz的方波信号。为保证XTAL1的电平为TTL逻辑，故外接一个4.710 k Q的上拉电阻CXCX8031XTAL 1XTAL 2Vss外部振1_1XTAL1荡器信号.TTL门XTAL?11VssVcc8031(b)(a)图4-3 8031时钟电路Fig.4-3 Clock circuit of SCM 8031(a)内部方式时钟电路；(b)外部方式时钟电路

11、(a) In side mode clock circuit ； (b) Exterior mode clock circuit37第4章单片机系统的设计第4章单片机系统的设计(2) 8031的复位方式通常有上电自动复位和按钮复位两种，上电复位电路原理如图4-4(a)所示，而图4-4(b)为兼有上电复位和按钮复位的复位电 路。-5V(a)(b)图4-4复位电路Fig.4-4 Replaceme nt circuit上电复位的工作原理是：通电瞬间，RC电路充电，RST端出现正脉冲，只要RST端保持10ms以上的高电平，就能使单片机有效复位。当振 荡频率选用6 MHz时，C取22卩F，R取1 K

12、Q。在需要人工复位大的情 况下，按动按钮，RST端出现高电平，便能可靠的实现复位。此时Rs取200 Q，Rk 取 1 K Q。在实际的应用系统中，若有外部扩展的I/O接口电路也需要初始复位， 如果它们的复位端与 8031的复位端相连，复位电路中的R、C参数要受到影响，此时需要重新调整 R、C参数以保证可靠的复位。如果8031的复位与外部I/O 口的复位不要求同步，外围I/O接口的复位端可以不和 8031的复位端相连，外围I/O接口电路可采用独立的上电复位电路。4.3 Intel 8031存储器的扩展8031单片机的程序存储器空间，数据存储器空间是相互独立的。8031内部无程序存储器，外部程序存

13、储空间最大可扩展至64 KB。外部数据存储器(简称外部 RAM )的地址空间最大也可扩至64 KB。由于8031的数据存储器和I/O地址空间是统一编址的，在64 KB的外部RAM空间内，可划出一定的区间作为外部扩展接口的地址空间。程序存储器的扩展：由于选用的单片机In tel 8031片内无程序存储器，所以必须接在单片 机In tel 8031的外部扩展一片程序存储器作为程序的存储单元。在本设计中，选用EPROM作为单片机Intel 8031的外部扩展程序存储器。EPROM是可擦除、可编程只读存储器，由独立的编程器进行编程(烧程序)。EPROM 可重新改写程序，但通常要把EPROM芯片从系统中

14、折下来，放到紫外线下照射才能擦除，然后才能重写。常用的EPROM程序存储器的芯片有：2716( 2 K X 8)、2732 (4 K X 8)、2764 (8 K X 8)、27128 ( 16 K X 8)、27256(32 K X 8)、27512 (64 K X 8)。图 4-5 和表 4-1 给出了 2716 芯片的端子 图和常见的EPROM芯片的主要技术指标。VCC A8 a 9 V PP OE A10 CS Q7 Q3I丨I丨I I I I丨I I I2716nIIIIIIIIIIrA7A。Q0 Q2 GND图4-5芯片2716的引脚图Fig.4-5 Cite-feet of 27

15、13 CMOS chip表4-1常见的EPROM芯片的主要技术指标Table4-1 Mostly technique guideline of familiar chip EPROM型号271627322764271282725627512容量(字节)2K4K8K16K32K64K端子数242428282828读出时间/ ns350 - 450200200200200170最大工作电流/mA10010075100100125最大维持电流/mA353535404040EPROM的读出时间按型号而定，一般在 100-300 ns间，表中列出的为典型值。图4-5中涉及的端子符号的意义如下：(1)A0

16、Ai地址输入线，i =1011;(2) Q0Q7三态数据总线，读或编程校验时为数据输出线，编程时为 数据输入线。维持或编程禁止时呈高阻态。(3) CE选片信号输入线，“ 0” (即TTL低电平)有效。(4) PGM编程脉冲输入线。(5) OE读选通信号输入线，“ 0”有效。（6）V pp编程电源输入线，Vpp值因芯片型号和制造厂商而异。（7）V cc电源输入线，V cc 一般为+5 V。（8）GND 线路地。程序存储器的扩展时， 除必须有EPROM芯片，还必须有锁存器芯片。 常见的锁存器芯片有三态缓冲输出的入口锁存器74LS373和带清除端的入口锁存器 74LS373及74LS373的功能表4

17、-2。表4-2 74LS373的功能表Table4-2 Fun ction table of 74LS373OeG功能01直通（Q i= D i）00保持（Q i保持不便）1X输岀高阻D7Q7D6Q6D53Q5D4 S>Q4D3 7Q3D2Q2D1Q1Do0GOE图4-6锁存器74LS373的引脚图Fig.4-6 Cite-feet 74LS373 flip-latch如图4-6所示为74LS373的外部引脚结构。当 OE为低电平时，芯片 处于导通状态。G称为数据输入线，当OE为低电平时，如果 G输入端为高电平，锁存器输出端（Q1Q8）和输入端（D1D8）状态相同；如果 G 端从高电平返

18、回到低电平（下降沿），输入端（D1D8）的数据锁入 Q1Q8的8位锁存器中。74LS373的锁存控制端 G可直接与单片机的锁存控制 信号端ALE相连，在ALE下降沿进行地址锁存。本设计选用2 KB EPROM 2716作为单片机Intel 8031的外部扩展程序 存储器，它与单片机的连接图，如图4-7所示图4-7 EPROM 2716 与单片机 8031的连接图Fig.4-7 Co nn ecti ng figure of EPROM2716 and SCM 8031数据存储器的扩展：单片机8031的片内包含有128个字节的RAM , CPU对内部RAM有丰 富的操作指令。在实际应用中，仅靠片

19、内RAM往往不够，必须扩展外部数据存储器。常用的数据存储器有静态RAM （ SRAM ）和动态RAM （ DRAM ）两类。DRAM 一般用于存储容量较大的系统中，在使用 DRAM时，需解决 两个特殊问题：一是因为 DRAM芯片容量较大，而芯片引脚有限，地址空 间内译电路往往采用矩阵结构，而且行地址线和列地址线共用一组地址引 脚，分别通过行址选通和列址选通信号按照时序分时选通故要增加相应的 控制逻辑；二是靠寄生电容存储电荷表示信息，而电容都有泄露电流，所 以必须定期按原来存储的信息不断给其充电（称为刷新），因而还必须增加一个刷新控制逻辑。DRAM芯片具有容量大、功率低、价格便宜等优点， 但它也

20、有一个致命的弱点，即DRAM极易受干扰，它对外界环境、工艺结构、控制逻辑和电源质量等的要求都很高。因此，在应用中应避免使用 DRAM，在本系统的设计中，采用的是静态数据存储器SRAM。数据存储器与程序存储器的地址完全重叠，两者的地址总线和数据总 线可完全并联使用。但数据存储器只能使用 WR、而控制线而不使用PSEN 线来完成数据读/写操作。单片机系统中常用的 SMAR芯片的型号典型的有 6116（ 2 K X 8）、6264(8 K X 8 )、62128 (16 K X 8 )、62256 (32 K X 8 )。它们都是单一+ 5 V 电 源供电，双列直插封装，6116为24脚，6264、

21、62128、62256为28脚。与DRAM相比，SRAM无需考虑保持数据而设置的刷新电路，故扩展电路较简单，但由于 SRAM是通过有源电路来保持存储器中的数据，因此 功耗较大，价格也较高。图4-8所示为SRAM芯片6116的引脚配置，这些引脚功能描述如下：(1) AoAi地址输入线，i =10;(2) QoQ7双向三态数据总线。(3) CE选片信号输入线，低电平有效。(4) WE写选通信号输入线，低电平有效。(5) OE读选通信号输入线，低电平有效。(6) CS片选信号输入线，低电平有效。(7) V cc工作电源+5 V。(8) GND 线路地。VccA8 A9WEOE A10 CEQ7 Q3

22、6116A71 11 rA0 Q01 rQ2 GND图4-8 SRAM 芯片6116的引脚图Fig.4-8 Cite-feet of SRAM chip 6116本设计选用2 KB RAM 6116作为单片机8031的外部扩展数据存储器 它与单片机的连接图，如图4-9所示。图4-9 SRAM 6116与单片机的连接图Fig.4-9 Connecting figure of SRAM 6116 and SCM 80314.4 In tel 8031与V/F转换器 AD654的接口电路4.4.1硬件电路连接V/F转换器AD654与Intel 8031的硬件接口电路非常简单，只要把V/F变换器输出的

23、频率信号直接送到单片机8031的定时器1的计数输入端T1即可。其设计思想为从传感器来的mV级电压信号经过放大器放大到010 V的电压后加到单片机8031定时器1的计数输入端 T1上。在单片机内部由定时器0作计数定时，由定时器 1作输入脉冲计数。因为定时器0在工作方式1时为16位定时器，所以最大的定时时间为：tmax=216X 1/( f°c/12)=216X 12/ foc(4-1)其中foc为单片机晶体振荡器的振荡频率，如foc = 12 MHz，贝Utmax=216 X 12/12 X 106=65.636 mV。(4-2)如要求的定时时间超过这一数值，定时器产生的溢出中断，可用

24、单片 机内部RAM的存储单元作软件计数，则可延长定时时间。单片机8031的定时器1作计数器用时，可计数的外部脉冲最高频率为 单片机晶体振荡频率的1/24，即：f max= foc/24=12MHz/24=500 kHz,(4-3)等于AD654的最高允许工作频率。故单片机8031的内部定时器T0和T1满足对定时和计数的要求。442控制程序选定定时器/计数器To为定时状态，方式为 1时间10 ms, Ti置计数 状态，方式为1，时钟频率为6 MHz。计数时间常数：机器周期=12/晶振频率=12/6X 106=2卩s,设置初始为X(216-X) X 2X 10-6=10 X 10-3(4-4)X=

25、60536转换成16进制为0EB78H即：TH0=0EB , TL0=78HV/F转换程序编制：定时器T0置中断方式，每中断 10次采样一次，V/F转换主程序框图 如图4-10所示。图4-10 V/F转换主程序框图Fig.4-10 Program figure of V/F conversion程序清单如下:ORG 0000HREST: AJMP MAINORG 000BHAJMP IT0MAIN : MOV TMOD),#51HMOVSP,#60HMOV R0 ,#0AHMOV TL1 ,#00HMOV TH1 ,#00HMOVTH0 ,#0EBHMOV TL0 ,#78HSETB TR0S

26、ETB ET0SETB EASETB TR1HERE : AJMP HEREIT0 : MOV TH0 ,#0EBHMOV TL0 ,#78HDJNZ R0 ,LOOPCLR TR1MOV R0 ,LOOPMOV 20H ,TL1MOV 21H ,TH1MOV TL1 ,#00HMOV TH1 ,#00HSETB TR1LOOP : RET145第4章单片机系统的设计4.5 Intel 8031与键盘/显示器接口电路AB0-AB774LS373+5V20 gALEP008031P07P27WRRDINT 1CLKRL3RL2RL1RL08279SL0 SL1SL2RESETIRQOUTB0CN

27、TLSHIFTOUTB3OUTA0OUTA34+5V24168074LS1383123T5733I2V3 多21241911282012药179 18位显示器+5V7407«74LS138(2)共 阴7551X4m#第4章单片机系统的设计图4-11键盘/显示器与8279的接口Fig.4-11 In terfaci ng of fin gerboard and chip 8279图4-11为单片机8031与8位LED显示器、4X 8键盘和芯片8729的 接口电路。图中键盘的行线接8729的RL0RL3 , 8729选用编码方式，SL0SL2经74LS138(1)译码输出接键盘的列线，S

28、L0SL2又由74LS138(2) 译码输出经驱动后，接到8位LED显示器的公共阴极。输出线OUTB。3、OUTA。3作为8位段选码数据输出口。BD控制74LS138(2)的译码，当位切换时，BD输出低电平，使 74LS138(2)输出全为高电平。当键盘上出现 有效的闭合键时，键输入数据自动地进入8279地FIFO RAM，并向8031请求中断，8031响应中断读取FIFO RAM中的输入键值。若要更新显示器 输出，仅需改变8279中显示缓冲RAM中的内容。在图4-11中，8279的命令状态口地址为 7FFEH，数据口地址为 7FFEH， 显示器的输出子程序流程图，如图4-12所示。图4-12

29、显示子程序流程Fig.4-12 Show ing subprogram flow ing figure显示子程序清单如下:DIR : MOV DPTR, #7FFFHMOV A，#90HMOVX DPTR, AMOV R0, #70HMOV R7, #08HMOV DPTR, #7FFEHDL0: MOV A, R0ADD A, #06HMOVC A, A+PCMOVX DPTR, A;输出写显示RAM命令;转换为段选码;写入显示RAMINC R0DJNZ R7， DL0RETADSEG : DB 3FH，06H，5BH，4FH，66H，6DH ；DB 7DH，07H，7FH，6FH，77H，

30、7CHDB 39H，5EH，79H，71H，73H，3EHDB 31H，6EH，1CH，23H，40H，03HDB 18H，38H，00H4.5.1芯片8279简介8279是In tel公司生产的可编程键盘/显示器接口芯片。利用 8279可 实现对键盘/显示器的自动扫描，并能识别键盘上闭合键的键号。 不仅可以 大大节省CPU对键盘/显示器的操作时间， 从而减轻CPU的负担；而且显 示稳定、编程简单、不会出现误动作。另外8279可以直接和单片机 8031接口。由于这些优点，8279芯片日益被广泛采用。图4-13 8279的内部结构框图Fig.4-13 In terior frame of chi

31、p 8279图4-13为8279的内部结构图。8279主要由下列部件组成，各部件的 功能如下。(1) 1/0控制和数据缓冲双向的三态数据缓冲器将内部总线和外部总线 DBo7相连，用于传送 CPU和8279之间的数据、命令和状态信息。CS为片选信号，当其为低电平时，CPU才选中8279进行读/写。A0用于区分信息的特性。当 A0为1时，CPU写入8279的信息为命 令，CPU从8279读出的信息为 8279的状态。当A0为0时，I/O信息都为 数据。RD、WR是读/写选通信号。(2) 控制逻辑 控制与定时寄存器用于存储键盘及显示器的工作方式，锁存操作命令，通过译码产生相应的控制信号，使8279的

32、各个部件完成一定的控制功能。定时控制含有一些计数器，其中有一个可编程的5位计数器，对外部输入时钟信号进行分频，产生100 kHz的内部定时信号。外部输入时钟信号的周期不小于 500 ns。(3) 扫描计数器 扫描计数器由两种输出方式： 一种为外部译码方式(也 称编码方式),计数器以二进制方式计数，4位计数状态从扫描线 SL0SL3 输出，经外部译码器译码出 16位扫描线；另一种为内部译码方式 (也称译 码方式)，即扫描计数器的低二位经内部译码器后从 SL0SL3输出。(4) 键输入控制 这个部件完成对键盘的自动扫描，锁存RL0RL7的键入信息，搜索闭合键，去除键的抖动，并将键输入数据写入内部先进现出(FIFO )的存储器RAM。(5) FIFO RAM 和显示缓冲RAM 8279具有8个字节的先进先出的键入 缓冲RAM单元，并提供16个字节的显示缓冲 RAM。CPU将段选码写入显示缓冲 RAM后，8279自动对显示器扫描，将其 内部显示缓冲 RAM中的数据在显示器显示出来。有关控制线IRQ位中断请求输出线，高电平有效。当 FIFO RAM 缓冲器中存有键盘上闭合键的编码时， IRQ线升高