电子电路CAD实验四完整报告_第1页
电子电路CAD实验四完整报告_第2页
电子电路CAD实验四完整报告_第3页
电子电路CAD实验四完整报告_第4页
电子电路CAD实验四完整报告_第5页
已阅读5页，还剩7页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、重 庆 大 学学 生 实 验 报 告实验课程名称 电子电路CAD实验 开课实验室 学 院 光电工程 年级专业班 学 生 姓 名 学 号 开 课 时 间 2012 至 2013 学年第 一 学期总 成 绩教师签名光电学院制电子电路CAD实验报告 开课实验室：A1118 2012年10 月7日学院光电工程年级、专业、班姓名成绩课程名称电子电路CAD实验实验项目名 称逻辑电路、数/模混合电路分析指导教师教师评语教师签名： 年 月 日一、 实验目的学习用OrCAD/Pspice软件对逻辑电路、数/模混合电路进行分析的方法。二、实验原理逻辑模拟即数字电路模拟，是根据给定的数字电路拓扑关系以及电路内部数字

2、器件的功能和延迟特性，由计算机软件分析计算整个数字电路的功能和特性。 数/模混合电路，是指电路中既包括数字逻辑单元又含有各种模拟元器件。由于数模信号为两种性质完全不同的电学量，一个是高低电平（1,0）为特性的数字量，一个是连续变化的模拟信号，一次，对此类电路进行模拟分析是，需对电路做一定处理，以保证电路中数/模信号的相互转换。三、使用仪器、材料OrCAD/Pspice软件四、实验步骤1.分析半加器电路的逻辑关系，观察A、B、SUM、CARRY等波形及其之间的逻辑关系。绘制半加器电路图；设置瞬态分析参数启动Pspice进行仿真。2.对4位计数器电路进行逻辑模拟：要求用StmEd设置驱动波形，其中

3、CLK为脉宽=0.5us，周期=1us的时钟信号，CLR是在2-5us为低电平，其余为高电平的清零信号。观察输入输出波形。绘制4位计数器电路图；编辑CLK信号；设置瞬态分析参数；启动Pspice进行仿真。3.对振荡器电路进行混合模拟分析，观察RESET、OUT、V(C1:1)、V(R1:1)等波形。绘制振荡器电路图；编辑RESET信号：0s为高电平，100ns后为低电平；设置瞬态分析参数；启动Pspice进行仿真。4.对实验1的半加器电路作最坏情况模拟，观察出现的4条警告信息和有关的逻辑错误波形，以及最坏情况下A、B、SUN、CARRY等波形。打开实验1绘制的半加器电路图，调用PSpice/EditSimulationProfile，在原分析参数设置的基础上，设置Option选项；启动Pspice进行仿真。用Plot画出四次出现的逻辑错误波形，在Probe窗口添加一新窗口，输出最坏情况下A、B、SUM、CARRY的波形。 五、实验过程原始记录(数据、图表、计算等)1.半加器电路及逻辑模拟得到的输入、输出波形2. 4位计数器电路及按要求显示的有关波形CLR信号3.振荡器电路及混合模拟输出的有关波形RESET信号4.半加器电路的WC模拟出现的警告信息，和相关的出错波形，以及最坏情况下A、B、CARRY、SUM的波形六、实验结果及分析通过本次试验，对半加器电路的

人人文库> 全部分类> 教育资料 > 备课教案

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论