基于双DSP的磁轴承数字控制器容错设计

1、    基于双DSP的磁轴承数字控制器容错设计        余同正 徐龙祥 时间:2008年10月30日     字 体: 大 中 小        关键词:        摘要：关键词： 容错 磁轴承 控制器 CPLD DSP电磁轴承(AMB)是利用可控电磁吸力将转子悬浮起来

2、的一种新型高性能轴承，由于其具有无接触、无摩擦、高速度、高精度、不需润滑和密封等一系列的优良品质，在交通、超高速超精密加工、航空航天等高科技领域有着广泛的应用。由于磁悬浮系统本征不稳定，控制系统的好坏将会直接决定磁轴承的性能。控制系统主要实现方式分为模拟控制和数字控制。由于先进控制理论的应用，近年来国内外在数字控制方面发展很快，数字控制器将是未来磁轴承控制的主流，且90%以上的数字控制器都采用了DSP。它们一般是通过图1所示的流程实现的1345。磁轴承大多应用于高速旋转机械，控制系统一旦失效，将会带来比较严重的后果。随着工业领域及航空航天领域应用开发的日益拓展，对控制系统可靠性的要求日益提高，

3、即要求系统具有一定的容错功能。国外对此进行了研究，弗吉尼亚大学提出了应用于航天器上的四DSP容错磁悬浮控制系统141 磁悬浮控制器的容错设计分析2 设计原理系统结构如图2所示，其中实现冗余的核心控制模块是通过CPLD来实现的。实践表明，由于CPLD是通过硬件逻辑实现的，故比由软件控制的DSP可靠性高1242.1 输入缓冲模块为了消除输入端输入阻抗带来的影响，对于数字信号增加一级缓冲器，这样既可以减小外围电路的影响，也可以实现DSP与外围电路的输入隔离。在此系统中，主要是进行RS232和晶振、复位、外部中断输入信号的缓冲(RS232的输出接口是由主DSP进行控制)，对于模拟信号通过电压跟随器来实

4、现阻抗匹配，减小误差并缩短A/D转换的时间。2.2 DSP时钟同步的实现由于本设计方案是通过DSP的完全同步来实现冗余控制的，故DSP的同步能否实现，是此方案实现的基本条件。采用双DSP共同使用一个晶振信号，系统工作时，待电源稳定和晶振完全起振后，才对DSP进行复位，这样便顺利地使DSP完成时钟级的同步。通过对实验室现有的控制系统的测试，电源稳定和晶振稳定起振所需的时间大约是40ms，故复位时间应选择大于40ms。为了提高其抗干扰性，复位后的信号要先经过施密特触发器，再经过CPLD缓冲后接到DSP的复位端。2.3 硬件故障判决模块 硬件故障判决模块判断DSP是否出现了硬件故障，本设计中将每个D

5、SP的CLKOUT的输出信号作为判决硬件故障的基本办法。如果DSP硬件工作正常，CLKOUT引脚将输出固定的时钟波形；如果系统的CLKOUT没有时钟波形输出，则认为该DSP硬件不正常，由中心仲裁模块来隔离这个不正常的DSP。其具体实现方案如图3所示。CLKOUT信号经由CPLD实现的分频器后送到单稳态触发器74LS123，若系统的CLKOUT信号不正常，74LS123会产生跳变，驱使中心仲裁模块隔离不正常的DSP。2.4 输出总线表决模块输出总线表决模块主要实现系统的容错，解决系统的软故障(是指程序运行中偶然出现的谬误，通过复位手段即可以消除)。其方法是比较总线的输出数据(参照目前的控制器设计

6、，不需要输入总线外加接口)信号是否相同，如果不相同，则表明某个DSP或者两个DSP都产生了软故障，系统抑制错误输出；并由中心仲裁模块对此情况进行处理，使系统实现容错功能。考虑到A/D转换器的误差，在应用中只对输出数据总线的高8位进行表决，由任一个DSP的输出WR信号启动比较操作，如果不相同，则将输出的不正常状况通知中心仲裁模块。2.5 中心仲裁模块中心仲裁模块主要是分析由输出总线表决模块和硬件故障判决模块输出的结果，并作出判断，确定主DSP。主DSP的功能主要是控制对外的输出，包括控制D/A总线输出和RS232输出。当硬件判决模块和软件表决模块都没有报错时，系统采用默认的DSP1为主DSP；如

7、果硬件判决模块有一块DSP报错，则隔离出错的DSP，没有出错的DSP将会成为主DSP ，并且输出报警信号；如果两个DSP都报错，则会报告系统的错误，并提供控制系统产生错误的接口信号，让系统在最短的时间内启动安保系统(对于磁轴承便是迅速停止高速旋转的轴，还应该包括实际应用的环境所需的保护操作)。当两个DSP都没有产生DSP硬件报错的时候，如果软件表决模块报错，则通过CPLD启动复位信号，重新复位两个DSP，并且由CPLD核心控制模块记录复位次数；如果系统连续复位次数超过四次且没有出现一次正确的输出总线结果，或两个DSP在线自检均没有通过，将会发出类似两个DSP硬件报错的情况，启动安保系统；如果有

8、一个DSP自检不通过，则隔离自检不通过的DSP，系统输出报警信号，主DSP控制权交给没有出错的DSP；如果复位次数小于四次，且出现了正确的输出总线结果，CPLD模块会清除复位计数次数，并且由两个DSP共同工作，主DSP依然是DSP1。系统的软件流程框图如图4所示，其中虚线框内是通过CPLD实现的。在DSP系统中，使用了看门狗模块来解决系统程序跑飞问题。系统复位后，通过检测看门狗电路复位标志位(此标志位用来区分是否为由仲裁模块引起的复位)来检测是否为系统程序跑飞，如果是系统看门狗复位，则通过软件使DSP产生输出总线报错，其结果与输出总线报错处理方式一样；否则为由仲裁模块引起的复位，执行在线自检，

9、如果在线自检不通过，CPLD会自动隔离硬件。其中，为减小系统的复位花销时间并控制系统的连续性，存储数据时采用了双口RAM idt7133，这样可以在复位后快速采用前一次计算的暂存数据(相互取对方数据，并且与自己的数据进行平均)，使控制系统持续地工作，即让复位对系统的影响降到最小。2.6 在线自检的实现通过CPLD中心仲裁模块来控制信号传输控制门，实现A/D信号源的改变，改成基准电平(本设计中为2.5V)，再通过实际的控制算法来计算；并将结果输出到CPLD来与离线计算好的结果(存储在CPLD中)比较，如果实时计算结果和离线结果相同，则表示系统自检通过，否则，自动隔离自检不通过的DSP。3 系统的

10、可靠性评估系统的中心控制模块是采用CPLD实现的，CPLD通过硬件逻辑实现功能，它的可靠性远高于基于程序实现的DSP。在高可靠性的系统中还可以采用熔丝技术的高可靠性CPLD。在本系统中把CPLD的故障率认为近似是0，即平均无故障时间认为是远大于DSP。系统采用的是热备冗余方式，这种并联冗余结构的可靠度可以通过下列的式子计算：评价系统可靠度的指标有平均无故障时间(MTBFs)、故障率。设计中通常采用平均无故障时间作为评价标准，其表达直观明了。由单机系统的故障率为可知,单机系统的平均无故障时间为1/，而本方案的平均无故障时间为：显然，本系统的无故障时间为单机运行的1.5倍，较大地提高了控制器系统的

11、可靠性。本文提出的磁悬浮容错控制器方案采用了软硬件协同设计，实现了故障诊断和系统重构，较大地提高了控制器的可靠性；并且系统提供了供外部接口的安保和报警端口。此方案的实现为磁轴承的工业应用提供了性能有保障的控制系统。参考文献1 Ronald D.Williams，Paul M.Wayner，Jeffrey A.Ebert，StephenJ.Fedigan. Reliable,High-speed Digital Control For Mabnetic Bearings. Proc.of the 4th International Symposium on Mag-netic Bearings，

12、1994：162 DAngelo, Sergio. Transient and Permanent Fault Diagnosis for FPGA-based TMR Systems.Proceedings of the 1999 IEEE International Symposium on Defect and Fault-tol-erance in VLSI Systems, 1999.33 曾学明，徐龙祥，刘正埙. 五自由度磁悬浮磨头电控系统研究. 南京航空航天大学学报，2001;33(12)：5605644 E.H.; Sortore, C.K.; Gillies, G.T.; Williams, R.D.; Fedi-gan,S.J.; Aimone, R.J. Fault Tolerant Magnetic Bearings.Journal of Engineering for Gas Turbin