集成电路电磁兼容性设计应遵循的原则和方法VIP

1、集成电路电磁兼容性设计应遵循的原则和方法电磁兼容（electromagnetic compatibility）是指设备或系统在所处的电磁环境中能正常工作且不对该环境中任何其他事物构成不能承受的电磁干扰的能力。经过这几十年技术的不断进展，（ic）的规模不断扩大，从1947年第一只锗晶体管在贝尔试验室出生，1961年第一片包含了4只晶体管的硅集成产品浮现，之后集成电路根据摩尔定律每12个月晶体管的数量翻一番进展，规模从ssi、lsi、vlsi、ulsi到现在一片芯片上包含上亿只晶体管，形成片上系统（）；集成电路的工作频率越来越高，频率带宽从1 mhz快速提升到1 ghz；集成电路的应用范围也越来越

2、广，渗透到囫囵社会的各个角落。然而，随着设备数量的逐渐增强，功能的不断增加以及应用领域不断扩展，电磁环境越来越复杂1，电磁干扰问题日益突出，作为电子设备或系统必不行少的组成部分集成电路能否在这样的电磁环境中平安的工作，并且不对其他器件或设备造成干扰，即集成电路自身的电磁放射和抗干扰问题，已成为集成电路设计、创造业关注的课题。本文将着重对集成电路的电磁兼容性举行讨论，包括电磁兼容的基本理论、集成电路电磁兼容性的基本概念以及满足电磁兼容要求的设计办法。1 电磁兼容的基本理论1.1 基本概念电磁兼容主要讨论的是如何使在同一环境下工作的各种电气电子系统、分系统、设备和元器件都能正常工作、互不干扰，达到

3、兼容状态2。在某种程度上也可以说是讨论干扰和抗干扰的问题。电磁兼容分为电磁干扰和电磁敏感度。电磁干扰emi（electromagnetic interference）是指任何能中断、妨碍、降低或限制电子设备有效性能的电磁能量。电磁干扰按干扰的类型分为传导干扰和辐射干扰；按频带分为宽带和窄带干扰。传导干扰又分为共模干扰和差模干扰；辐射干扰也分为共模干扰和差模干扰。电磁敏感度ems（electromagnetic susceptibility）是指存在电磁骚扰的状况下，电子设备或系统能够不降低其运行能力的性能。敏感度越高，其抗干扰能力越差。图1给出了电磁兼容性包含的内容。设备的电磁兼容性包含了两方

4、面，一方面，设备要有抗电磁干扰的能力，即具有能够在电磁干扰的环境中正常工作的能力；另一方面，设备工作中自身产生的电磁骚扰应在一定水平之下，不能对同处于一个电磁环境中的任何事物构成不能承受的电磁骚扰。衡量一种电子设备抗电磁干扰能力的指标为抗扰性和敏感度。抗扰性是指在存在电磁骚扰的环境下，电子产品具有不降低其运行性能的能力。敏感度是指电子产品受电磁干扰而被中断或破坏趋势的估计，它是由抗扰性不足引起的。电子产品对外界环境产生的干扰定义为电磁放射，即从源向外发出电磁能的现象。而这里的“放射”与通信学科中的“放射”含义是不太相同的，它既包括传导放射，又包括辐射放射。1.2.1 电磁干扰源电磁干扰源是客观

5、存在的，是指产生emi的组件、器件、设备、系统或自然现象。在一个微控制器系统里，时钟电路通常是最大的宽带噪声发生器，而这个噪声被簇拥到了囫囵频谱，随着大量的高速半导体器件的应用，其边沿跳变速率十分快，这种电路可以产生高达300 mhz的谐波干扰。1.2.2 耦合路径耦合路径指把能量从干扰源耦合（或传输）到敏感设备。按照耦合路径的不同，干扰可分为传导干扰和辐射干扰。传导干扰是通过导线举行传扬的，假如一条导线在一个有噪声的环境中经过，这条导线通过感应将接收这个噪声并将它传递到电路的其他部分，比如噪声通过电源线进入系统。传导干扰方式必需在干扰源和感应设备之间有完整的电路衔接，干扰信号沿着衔接电路传递

6、到敏感器，发生干扰现象，传输电路导线、供电电源、公共阻抗、接地平板、和互感元件等。辐射干扰是通过“场”举行传扬的，每个电路都分享的电磁场，当电路转变时，就会产生电磁波，这些电磁波能耦合到附近的导体中并干扰电路中的其他信号。在集成电路设计中频繁的辐射耦合有：大变幻引起的电磁场经导线感应耦合形成的干扰；平行导线高频信号之间的感应以及高频信号与周围逼近的信号线之间的感应耦合形成干扰。在实际工程中，两个设备之间的干扰通常包含多种途径的耦和形式。1.2.3 敏感设备敏感设备是指受到电磁骚扰源放射的电磁能量的作用时，会受到损害的人或其他生物，以及会发生电磁危害，导致性能降低或失效的器件、设备或系统。在数字

7、电路中，接近信号最简单受到电子干扰的影响，比如复位信号和中断信号等；模拟的低级、控制电路和电源调节电路也很简单受到噪声的影响。通过分析电磁干扰产生的三要素，可知消退电磁干扰要从去掉或隔离电磁干扰源、阻断耦合路径、提高设备的抗干扰能力3个方面入手，即很简单得到抑制电磁干扰的办法：一是设法降低电磁波辐射源或干扰源；二是设法切断电磁耦合路径；三是降低敏感设备的敏感度。2 集成电路电磁兼容性分析集成电路在电子设备的电磁兼容性方面起着十分重要的作用。通常，集成电路是产生信号和噪声干扰的根源。将提供应它们的直流电源通过放射或耦合转换成高频电流、，产生辐射，同样它们自身也是受害者。一个典型电子系统的全部元器

8、件当中，ic是最简单受到过流和过压伤害的，即使它们没有被毁坏，耦合到输入端和电源端的噪声也会使这些ic发生故障。由此可以看出，ic是emc的根源，要提高电子系统的电磁兼容性，必需首先从根源入手，即在举行ic设计时就要考虑到emc问题。集成电路的电磁兼容问题可分为芯片内部emc和芯片外部emc两大类。片内emc是指同一芯片内一个电路或一些电路所产生信号或噪声干扰其他电路的工作。片外emc是指ic所产生的信号或噪声影响芯片外的器件或电路，或者是ic的正常工作受到外部电路信号的干扰。2.1 片内emc问题最频繁的两种片内emc问题是串扰和同步开关噪声。当一个电路中的电压或电流无意地耦合到另一个电路中

9、时，就产生了串扰。假如耦合足够强，耦合的信号还会影响被干扰电路接收到的信号幅度，从而引起电路故障或使其功能异样。2.1.1 串扰串扰可以定义为来自邻近信号通路对某个信号通路的干扰，也可以描述为故意信号或噪声对一个信号的耦合状况4。如上所述，在集成电路中，普通有3种导致串扰的耦合机制：公共阻抗、电场耦合和磁场耦合。集成电路设计中可以通过遵循布线的基本准则以及按照各种耦合机制及其产生的条件实行相应的解决措施，同时跟踪每个信号的电流路径和电压是十分重要的5。比如，对于公共阻抗耦合，其产生的条件是低频率和低阻抗，可以实行隔离电流路径、减小公共路径阻抗等办法；对于电场耦合，其产生条件是高频率和高阻抗，可

10、以实行分别电路，用地导体隔离电路，减小信号电压等措施。2.1.2 同步开关噪声同步开关噪声是因为在一个集成电路中各种电路分享同一个电源分布产生的。当一个电路从电源总线吸纳电流时，在总线上会产生一个小的电压降。电源总线上的这个电压降会影响与总线相连的全部电路。同步开关噪声可以通过在ic上提供低阻抗电源分布总线来减小。高速vlsi设计也用法芯片上的去耦电容来防止同步开关产生的问题。芯片上的去耦电容是衔接在vdd和vss之间的电容，为附近电路同时切换所需电流提供临时的电荷来源。2.2 片外emc问题片外emc问题通常有传导耦合、电场耦合、磁场耦合和辐射场耦合4种类型。（1）传导耦合。传导耦合进或出集

11、成电路最显然的途径是封装引脚或引线。（2）电场耦合。当一个电压跨过一个器件，引起两个外导体上浮现电压时，就发生了电场耦合。通常，当金属物体（如散热片或电缆）十分逼近芯片封装表面时，这类耦合就会发生。（3）磁场耦合。当器件的封装内包含高频电流环时，能量也能够通过磁场耦合出器件。器件内电流环的磁通量可能会衔接到器件外的电路环上。可以采纳使功率和信号环路面积尽可能小的办法来将磁场耦合减到最小。（4）辐射场耦合，指电磁能量通过空间转移，空间距离普通大于几个波长。集成电路器件的辐射，事实上是指噪声耦合出集成电路，然后被其他东西辐射出去。通过提供更好的芯片上或封装上的去耦，可以减小从电源端子吸入的高频电流

12、，从而能够减小噪声源的幅度6。3 集成电路电磁兼容性设计办法讨论集成电路电磁兼容性的讨论不仅涉及集成电路自身的电磁放射、抗扰动测试和设计办法讨论，而且有须要和集成电路的应用相结合，将强制性标准对设备和系统的电磁兼容要求结合到集成电路的设计中，使得更易于设计出符合标准的终于产品。目前，集成电路的工作频率已达到吉赫兹，升高、下降时光仅为几皮秒。高传输速率以及电路复杂性的增强，使得假如设计不合理，ic将会产生较大的电磁放射和传导放射，同时抗扰动能力也会下降，致使现代电子产品将无法满足emc要求，这也是当前集成电路设计工程师们所濒临的难题：要求集成电路既具有低的电磁放射，又具有高的抗干扰能力。按照上述

13、对集成电路设计所提出的要求，本文列出了下面几种集成电路电磁兼容性设计办法。3.1 降低集成电路电磁放射的设计办法元件的电磁放射与创造工艺、封装、开关门数、i/o口和数字同步核心模块等的参数有关。减小电磁放射最重要的是要控制供电通路的阻抗，详细的措施如下。（1）减小寄生电感。（2）采纳合适的电源策略。（3）增强去耦电容，已证实增强大的嵌入电容（1 nf50 nf）可以有效地减小辐射放射。嵌入大电容的办法是：在最大耦合作用的每个电源和地环路的上方放置片上去耦电容，并且在布线通道下面的空间连上结电容，通常薄栅介质电容或金属-绝缘体-金属电容可以产生大电容（几纳法）。（4）电源线、地线上增强小的串联电

14、阻。（5）核心电路模块和i/o区别开，并自立供电。（6）采纳异步设计。来自数字电路的噪声与该模块是同步设计的本质有关，可以通过控制时钟信号波形，扩展频谱来减小电路的电磁放射，另一种办法是集成电路核心模块采纳异步设计，异步电路所产生的电磁辐射比同步电路要小得多。（7）认真设计外部和芯片的版图。例如，采纳双绞线的差分输出信号产生的电磁放射（eme）较低，且不易受eme的影响。（8）挺直在电路或封装级采纳汲取材料，比如采纳铁氧体，特殊是频率在300 mhz以上发谱包络可以减小3 db20 db。3.2 提高集成电路抗扰动度的设计办法提高集成电路的抗扰动度，即减小集成电路的电磁易感性（ems）。整流/泵、寄生元件、电流及功耗太大是ems的4个最主要干扰效应。将ems效应减到最小的主要方法如下。（1）通过特别的设计可以提高集成电路的抗扰动能力，如施密特触发器。（2）采纳差分电路拓扑和版图设计使电路设计均匀，避开可能浮现的整流现象。在频率范围为1 mhz10 mhz，这种办法可以将电路的抗扰电平从1.5 v提高到5 v；（3）通过滤波限制进入敏感器件的频率范围；（4）实行高共模抑制比（cmrr）和电源抑制比设计（psrr）也可以使电路免受整流干扰，并保持内部节点阻抗低且全部敏感节点都在片上。（5