数字电路精简 第4章组合电路

1、4.1 概述概述4.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法4.3 若干常用的组合逻辑电路若干常用的组合逻辑电路（重点、难点重点、难点） 4.3.1 编码器编码器 4.3.2 译码器译码器 4.3.3 选择器选择器 4.3.4 加法器加法器 4.3.5 比较器比较器4.4 组合逻辑电路中的竞争组合逻辑电路中的竞争冒险现象冒险现象第四章第四章 组合逻辑电路组合逻辑电路(本教材重点之一本教材重点之一)组合逻辑电路I0I1In-1Y0Y1Ym-1输入输出),( ),(),(110111101111000nmmnnIIIfYIIIfYIIIfY逻辑表达式逻辑表达式4.1 概

2、述概述组合电路组合电路(图图4.1.2)：输出仅由输入决定，与电路当前输出仅由输入决定，与电路当前状态无关；电路结构中状态无关；电路结构中无无反馈环路（无记忆）反馈环路（无记忆）;输出输出结果结果Ym由输入条件由输入条件In决定。决定。第四章组合逻辑电路第四章组合逻辑电路一、基本分析方法一、基本分析方法1、根据逻辑图写出输出、根据逻辑图写出输出与或式与或式（注意（注意中间变量中间变量）2、列真值表或、列真值表或卡诺图卡诺图3、指出功能、指出功能4.2 组合电路分析与设计组合电路分析与设计1、组合电路的分析步骤、组合电路的分析步骤逻辑图逻辑图写出原始逻辑式写出原始逻辑式与或式与或式、化简、化简写

3、出真写出真值表（或值表（或卡诺图卡诺图）推断推断电路逻辑电路逻辑功能功能2、组合电路的设计步骤、组合电路的设计步骤定义定义列出真值表（或画出列出真值表（或画出卡诺图卡诺图）写出逻辑写出逻辑表表达式达式逻辑表达式逻辑表达式化简化简和变换和变换画出画出逻辑图逻辑图第四章组合逻辑电路第四章组合逻辑电路ABCY&原始逻辑式原始逻辑式最简与或式最简与或式ABY 1BCY 2CAY 3ACBCABYACBCABYYYY 321例例2 分析功能分析功能卡诺图卡诺图真值表真值表电路功能电路功能:3人表决器人表决器A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1

4、100010111ABC0001 1110010 0 1 0 01 1 1 Y逻辑图逻辑图作业作业4.1真值表：真值表：电路功能描述：电路功能描述：例例3设计用设计用3个开关控制一个灯的逻个开关控制一个灯的逻辑电路，要求任一开关都能控制灯的亮、灭辑电路，要求任一开关都能控制灯的亮、灭。（板书）。（板书）定义：定义：开关开关A、B、C启动为启动为1，否则为，否则为0；灯亮；灯亮Y为为1，否则为，否则为0。（。（ABC操作奇数次亮，操作偶数次灭操作奇数次亮，操作偶数次灭）11110011010110010110101011000000YCBA逻辑式：逻辑式：化简：化简：卡诺图不能化简卡诺图不能化简

5、ABCCBACBACBAYABC0001 1110010 1 0 1 10 1 1 0 Y逻辑图：逻辑图：=1ABCY=1AB=1CYCBACBACBACBACBAABCBABAY)()()()(4.2 组合电路分析与设计组合电路分析与设计作业作业4.5 、4.7（59幅）幅）实现编码操作的电路称为编码器。实现编码操作的电路称为编码器。1、真值表、真值表编编码码器器N个需编码的信息个需编码的信息n位二进制位二进制码（码（2nN）输入、输出均为高电输入、输出均为高电平有效，输出平有效，输出8421码码高电平高电平或低电或低电平有效平有效只能出现只能出现一个一个“1”4.3 常用组合电路常用组合电

6、路编码器、译码器、选择编码器、译码器、选择器、加法器、比较器。器、加法器、比较器。 表示表示I0I3不参与编码不参与编码4.3.1 编码器编码器一、一、2位二进制编码位二进制编码（4线线-2线编码器）线编码器）111000010100100010000001000000013210YYIIII高电平高电平或低电或低电平有效平有效功能功能：输入：输入4个个互斥互斥信号，输出信号，输出3位二进制码位二进制码第四章组合逻辑电路第四章组合逻辑电路 00 01 11 10 00 0 1 1 01 0 11 10 0 I0 I1 I2I3Y1真值表真值表卡诺图卡诺图 00 01 11 10 00 0 1

7、0 01 1 11 10 0 I0 I1 I2I3Y0Y1=I2+I3Y0=I1+I3简化的真值表简化的真值表Y1=I2+I32、逻辑式：、逻辑式：Y0=I1+I3111000010100100010000001000000013210YYIIII11011000321001IIIIYYIi11Y0Y1I2I3I1I03、逻辑图、逻辑图虚设虚设经检验符合经检验符合题意要求题意要求一、一、2位二进制编码位二进制编码1、真值表、真值表2、逻辑表达式、逻辑表达式765476542IIIIIIIIY只能出现一个只能出现一个“1”输入、输出输入、输出均为均为高电平高电平有效有效，输出，输出8421码码7

8、63276321IIIIIIIIY二、3位二进制编码器位二进制编码器 11101110100111001010000076543210012IIIIIIIIYYYIiI7I6I5I4 I3I2 I1 I0Y2 Y1 Y0图图4.3.2 由或门构成111虚虚设设I7I6I5I4 I3I2 I1 I0Y2 Y1 Y0(b) 由与非门构成&虚虚设设功能功能：输入：输入8个个互斥互斥信号，输出信号，输出3位二进制码位二进制码753175310IIIIIIIIY3、逻辑图、逻辑图(如图如图4.3.2?)如果各如果各输出端加反相器输出端加反相器则：输出为则：输出为低电平有效低电平有效4.3.1 编

9、码器编码器四、优先编码器四、优先编码器在优先编码器中在优先编码器中优先级别高的信优先级别高的信号排斥级别低的，号排斥级别低的，即具有单向排斥即具有单向排斥特性。特性。1、真值表、真值表设设I7优先级优先级最高最高，I0最低；标志位最低；标志位0000000000001000100000001100100000010101000001110100001001100011011001011101111101201234567GSYYYIIIIIIII2、逻辑表达式、逻辑表达式45675676772IIIIIIIIIIY01234567IIIIIIIIGS12345673456756770IIIII

10、IIIIIIIIIIIY234567345676771IIIIIIIIIIIIIIYGS以以区分无编码区分无编码请求和请求和I0有效有效；设输入、输出均设输入、输出均为为高电平有效高电平有效。表表4.3.2是输入、输出均为是输入、输出均为低电平有效低电平有效3.3.1 编码器编码器45672IIIIY45675676772IIIIIIIIIIY12345673456756770IIIIIIIIIIIIIIIIY234567345676771IIIIIIIIIIIIIIY3、化简、化简BABAA4、逻辑图、逻辑图（标志（标志GS部分略）部分略） 输入、输出均为输入、输出均为高电平有效高电平有效；

11、如果各输入、出端加反相器，如果各输入、出端加反相器，则：输入、出均为则：输入、出均为低电平有效低电平有效，如图如图4.3.3（有标志）。（有标志）。01234567IIIIIIIIGS 111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I0虚虚设设12463465670245345671IIIIIIIIIIYIIIIIIIIY四、优先编码器四、优先编码器 Y2 Y1 Y0 I7 I6 I5 I4 I3 I2 I1 7 9 14 74LS147 5 4 3 2 1 13 12 10 Y3 6I8 I9 11 特点：特点：I0 虚虚设，无标志设，无标志 Y

12、2 Y1 Y0 I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 14 74LS148 5 4 3 2 1 13 12 11 10 SEXYSY 74LS147VCC NC Y3 I3 I2 I1 I9 Y0I4 I5 I6 I7 I8 Y2 Y1 GND分析分析用图用图74LS148 SVCC I3 I2 I1 I0 Y0 EXYSYI4I5I6 I7 Y2 Y1 GND安安装装用用图图五、集成优先编码器五、集成优先编码器（输入、出均为输入、出均为低电平有效低电平有效）10线线- -4线优先编码器线优先编码器8线线- -3线优先编码器线优先编码器 3.3.1 编码器编码器作业

13、作业4.9A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 译译码码器器输入输入 n 位二进位二进制码制码输出输出N个个译码出译码出的信息的信息N 2n一、二进制译码器一、二进制译码器（以（以3-8译码器为例）译码器为例）输入输入3

14、位二进制代码，输出位二进制代码，输出8个个互斥信号互斥信号把一种代码转换为另一种把一种代码转换为另一种习习惯惯代码的电路称为代码的电路称为译码器译码器4.3.2 译码器译码器2、表达式、表达式通式通式:7127601265012540124301232012210121012000mAAAYmAAAYmAAAYmAAAYmAAAYmAAAYmAAAYmAAAYiimY1、真值表、真值表4.3.4(设输入、出设输入、出高电平有效高电平有效)4.3 常用组合电路常用组合电路SSSSSSS7Y1S74LS138图图4.3.8输出输出低电平有效低电平有效表达式表达式701276012650125401

15、2430123201222012100120mAAAYmAAAYmAAAYmAAAYmAAAYmAAAYmAAAYmAAAY3、逻辑图、逻辑图iimSY通式：iimY 通式：1003211SSS321SSSS使能逻辑式使能逻辑式:iimSSSY321一、二进制译码器一、二进制译码器图图4.3.94、集成二进制译码器、集成二进制译码器74LS138外部结构外部结构VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6(b) 引脚排列图引脚排列图安装用安装用 16 15 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8 A0 A1 A2 Y7 GND S3 S2 S1 A2

16、、A1、A0为二进制译码输入端，为二进制译码输入端， 为译码输出端为译码输出端(低电平有效低电平有效)， 为使能控制端。当为使能控制端。当 分分别等于别等于1、0、0时，译码器处于工作状态；其它情况时，译码器处于工作状态；其它情况译码器处于无效状态。译码器处于无效状态。07YY321SSS、321SSS、Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 (a) 逻辑功能示意图逻辑功能示意图分析用分析用 74LS138 A0 A1 A2 S3 S2 S1 1 2 3 4 5 6 7 9 10 1112 13 14 15一、二进制译码器一、二进制译码器5、74LS138扩展扩展(图图4.3.10)D

17、3D2D1D0=0000 0111时时138(1)为工作态为工作态,138(2)为无效态为无效态D3D2D1D0=1000 1111时时138(2)译码工作译码工作,138(1)禁止无效禁止无效4-16译译码器码器输输出低电出低电平有效平有效例二例二0100例一例一0111例一例一01 1111111 1 1 1 1 1 1 1例二例二01 1 1 1 1 11 1 1 1 1 1 11 1数据信号数据信号D3当控制信号用当控制信号用输入十进制数的输入十进制数的4 4位位二进制代码，输出二进制代码，输出1010个个与十进制与十进制数字相对应的数字相对应的10个信号。又称为个信号。又称为4线线

18、10线译码器。线译码器。二、二、 二二十进制译码器十进制译码器A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0

19、 0 0 0 0 0 01 0 0 0 0 0 0 0 0 01、真值表、真值表2、表达式、表达式Yi=mi (高电平有效高电平有效) (与表与表4.3.6异同点异同点)01239012380123701236012350123401233012320123101230AAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAY4.3.2 译码器译码器将与门换成与非门，则输出为反变量，将与门换成与非门，则输出为反变量，即：输出即：输出低电平有效低电平有效。3、逻辑图、逻辑图 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y

20、91111&输出输出高电平有效高电平有效Yi=mi (i=0 9)01239012380123701236012350123401233012320123101230AAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&74LS42图图4.3.11Yi=mi (i=0 9) 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y

21、5 Y6 GND(a) 引脚排列图引脚排列图安装用安装用二、二、 二二十进制译码器十进制译码器4、集成、集成BCD码译码器码译码器74LS42外部外部 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND(a) 引脚排列图引脚排列图安装用安装用iimY74LS42 A3 A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 121314151234567910 11特点：特点：无使能端无使能端输出低电平有效输出低电平有效通式通式： 三、三、

22、显示译码器显示译码器用来驱动显示器件，将用来驱动显示器件，将二进二进制代码制代码翻译成习惯的翻译成习惯的字符。字符。1、10层式荧光数码显示器层式荧光数码显示器 0VCC000011111111108421码码00001001十进制数十进制数09接第接第0 0根线根线特点特点：字型好字型好体积大体积大二、二、 二二十进制译码器十进制译码器4、集成、集成8421 BCD码译码器码译码器74LS42 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND(a) 引脚排列

23、图引脚排列图安装用安装用iimY74LS42 A3 A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 121314151234567910 11特点：特点：无使能端无使能端输出低电平有效输出低电平有效通式通式： 三、三、 显示译码器显示译码器用来驱动显示器件，将用来驱动显示器件，将二进二进制代码制代码翻译成习惯的翻译成习惯的字符。字符。1、10层式荧光数码显示器层式荧光数码显示器 9VCC10010111111111十进制数十进制数09接第接第9 9根线根线特点特点：字型好字型好体积大体积大8421码码00001001二、二、 二二十进制译码器十进制译码器+VCCab

24、cdefgh2、七段数码显示器、七段数码显示器abcdefgh阳极阳极阴极阴极特点特点：字型略差字型略差译码电路较译码电路较复杂复杂应用广泛应用广泛 a b c d a f b E f g h g e c dh七段译七段译码器码器二进二进制码制码结构结构：有两种结构有两种结构作用作用：将二进制码将二进制码转换成十进制数转换成十进制数共阴极共阴极：高电平有效高电平有效共阳极共阳极：低电平有效低电平有效字形字形：以以共阴极数共阴极数码管为例码管为例0000 00010010 01100100 01010110 01111000100110101011 11001101 1110 1111灭灭灯灯c

25、=d=e=f=g=1、a=b=0a=b=c=d=e=f=g=1b=c=f=g=1，a=d=e=0三、显示译码器三、显示译码器图图4.3.12表表4.3.73、七段译码器的设计、七段译码器的设计01230213AAAAAAAAa00000000A1A0A3A20001111000 01 11 10a11111111ima139875320、11000001A1A0A3A20001111000 01 11 10b1110111001201213AAAAAAAAbimb12, 9 , 8 , 7 , 4 , 3 , 2 , 1 , 011101000A1A0A3A20001111000 01 11

26、10c1011111000111100A1A0A3A20001111000 01 11 10d11110101imc11987654310、01223AAAAAc012012012AAAAAAAAAdimd14131110865320、灭灭灯灯af bge c dh0000010101100100001100100001011110001001101010111100110111101111图图4.3.153、七段译码器的设计、七段译码器的设计01230213AAAAAAAAa00110100A1A0A3A20001111000 01 11 10e1100010001100101A1A0A3A

27、20001111000 01 11 10f1001011101201213AAAAAAAAb01111101A1A0A3A20001111000 01 11 10g0111011101223AAAAAc012012012AAAAAAAAAdime14108620、120AAAeimf141312986540、0231201AAAAAAAf123012AAAAAAgimg14131211109865432、灭灭灯灯af bge c dh0000010101100100001100100001011110001001101010111100110111101111图图4.3.15图图4.3.15灭

28、灭灯灯af bge c dh00110100A1A0A3A20001111000 01 11 10e1100010001100101A1A0A3A20001111000 01 11 10f1001011101111101A1A0A3A20001111000 01 11 10g01110111ime14108620、imf141312986540、img14131211109865432、辅助端功能端辅助端功能端作用见功能表作用见功能表4、逻辑图、逻辑图(74LS48)3、七段译码器的设计、七段译码器的设计01230213AAAAAAAAa01201213AAAAAAAAb01223AAAAAc

29、012012012AAAAAAAAAd120AAAe0231201AAAAAAAf123012AAAAAAg图图4.3.16输 入输 出功能或十进制数LT RBIA3 A2 A1 A0RBOBI /a b c d e f gRBOBI / (灭灯)LT (试灯)RBI (动态灭零)0 1 00 0 0 00(输入)100 0 0 0 0 0 01 1 1 1 1 1 10 0 0 0 0 0 001234567891011121314151 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1

30、1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0功功能能表表三、显示

31、译码器三、显示译码器5、集成显示译码器、集成显示译码器74LS487应用应用 16 15 14 13 12 11 10 974LS48 1 2 3 4 5 6 7 8VCC f g a b c d eA1 A2 LT BI/RBO RBI A3 A0 GND引脚图引脚图图图4.3.18 用用7448驱动驱动BS201的通常连接方法的通常连接方法74LS47采用共阳极数采用共阳极数码管（码管（低电平有效低电平有效）13121110915148621734516共阴极共阴极试灯端试灯端LT=0时全亮时全亮隐首尾无效隐首尾无效“0”LT=1、RBI=0时消时消BI/RBO作输入用等作输入用等于于0时

32、全灭时全灭BI/RBO作输出用当作输出用当LT=1、RBI=0时输出时输出0，否则，否则BI/RBO=16、数码显示电路的动态灭零、数码显示电路的动态灭零（图（图4.3.19）整数部分：高位的RBOBI /与低位的RBI相连10 0 0 0 0 0 0 0 1 0 0 1小数点0 0 1 1 0 1 1 1 0 0 0 0LTRBI RBOA3A2A1A0LTRBI RBOA3A2A1A0LTRBI RBOA3A2A1A0LTRBO RBIA3A2A1A0LTRBO RBIA3A2A1A0LTRBI RBOA3A2A1A0图示结果是图示结果是93.7而不是而不是0093.70，实现，实现动态灭

33、零。动态灭零。三、显示译码器三、显示译码器四、四、 用译码器实现逻辑函数用译码器实现逻辑函数写出函数的最小项标准写出函数的最小项标准与或式与或式，并变换为，并变换为与非式与非式。7653174211)7 , 6 , 5 , 3(),()7 , 4 , 2 , 1 (),(mmmmmCBACmmmmmCBASiiiiiiii画出用二进制画出用二进制译码器译码器和和与非门与非门实现这些函数的实现这些函数的接线接线图图AiBiCi-1例例用用74LS138实现实现Yi=mi (i=0 7) 1A0 Y0A1 Y1A2 Y2 Y3 Y4S1 Y5S2 Y6S3 Y774LS138m0m1m2m3m4m

34、5m6m7=A2A1A0&SiCi m(1,2,4,7) m(3,5,6,7)ABC3人表决器结论：结论：1片片74LS138和和1个与非门可以实现任何个与非门可以实现任何3变量的逻辑函数。变量的逻辑函数。4.3.2 译码器译码器作业作业4.10、4.121、1路路-4路数据分配器路数据分配器输 入输出A1 A0Y0 Y1 Y2 Y3D0 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D真值表真值表iiDmY 表达式表达式通式通式： 补充补充 五、用二进制译码器作数据分配器五、用二进制译码器作数据分配器DY0Y1Y2Y3A1A0分配器模型分配器模型DAADY

35、010当当A1A0=00时，时，DAADY011当当A1A0=01时，时，DADAY012当当A1A0=10时，时，DADAY013 当当A1A0=11时，时，11DA1A0Y0 Y1Y2 Y3&1A0A0A1ADY0Y1Y7A2A1A074LS138译码器可译码器可实现实现1路路-8路分配路分配图为输出高电平有效图为输出高电平有效2-4译译码器，只是重新定义引脚。码器，只是重新定义引脚。4.3.2 译码器译码器2、集成数据分配器及其应用、集成数据分配器及其应用把二进制译码器的把二进制译码器的使能端作为数据端使能端作为数据端，二进制代码二进制代码输输入端入端作地址码作地址码输入端，则带

36、使能端的二进制译码器就输入端，则带使能端的二进制译码器就是是数据分配器数据分配器。 74LS138构成的构成的1路路8路数据分配器。路数据分配器。iimSSSY321 数据输出 Y0 Y1 Y2S1 74LS1383 Y4S2 Y5S3 Y6 Y7 A2 A1 A0Y地址输入端地址输入端板书板书=DD1DD00 数据输出 Y0 Y1 Y2S1 74LS1383 Y4S2 Y5S3 Y6 Y7 A2 A1 A0YiimSSSY321=D反反码码原原码码举例练习举例练习五、用译码器作分配器五、用译码器作分配器1111D0 D1 D2 D3A1A0&1Y4.3.3 数据选择器数据选择器一、数

37、据选择器工作原理一、数据选择器工作原理1-8路数据分配器路数据分配器DY0Y1Y7A2A1A0YD0D1D7A2A1A0数据选择器模型数据选择器模型013012011010AADAADAADAADY真值表真值表表达式表达式地址码决定从路输地址码决定从路输入中选择哪路输出。入中选择哪路输出。1、4选选1数据选择器数据选择器当当A1A0=01时，时，m1=1，Y=D1当当A1A0=10时，时，m2=1，Y=D2 DiA1A0输输 出出 YD0 0 0D10 1D21 0D31 1 D0 D1 D2 D3数据数据地地 址址30iiimDY逻辑图逻辑图4.3 常用组合电路常用组合电路 16 15 14

38、 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND集成双集成双4 4选选1 1数据选择器数据选择器图图4.3.21（74LS153 / CC14539） 30iiimDSY30013012011010iiimDAADAADAADAADY使能控制端使能控制端S为低电平有效，即为低电平有效，即S=0时芯片被选中，处时芯片被选中，处于工作状态；于工作状态；S=1时芯片被禁止，时芯片被禁止，Y0。输 入 输 出 S D A1 A0 Y 1 0 D0 0 0 0 D1

39、0 1 0 D2 1 0 0 D3 1 1 0 D0 D1 D2 D3 使能控制端使能控制端1、4选选1数据选择器数据选择器01270121012070AAADAAADAAADmDYiii01270121012070AAADAAADAAADmDYiii当当 =1时功能被禁止，无论输时功能被禁止，无论输入是什么输出总是入是什么输出总是0SS0 时 当使能有当使能有效效776655443322110001211100110101000101100010010000000101DDDDDDDDDDDDDDDDYYAAAS 16 15 14 13 12 11 10 974LS151 1 2 3 4 5

40、 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y S GND70iiimDSY通式通式2、集成、集成8选选1数据选择器数据选择器功能功能(内部参见图内部参见图4.3.24)4.3.3 数据选择器数据选择器数据选择器的扩展数据选择器的扩展 8选选12扩为扩为16选选1方法方法：把地址最高位：把地址最高位A3作为片选控制信号作为片选控制信号150iiiYDmA30 时，1S0、2S1，片(2)禁止、片(1)使能 例例1：0 0 0 0=D0（例（例1）例例2：1 1 1 1=D15（例（例2） Y Y74LS151(2)D7 D0 A2A1A0 EN Y

41、Y74LS151(1)D7 D0 A2A1A0 EN11D15 D8D7 D0A3A2A1A0S2S1Y2Y1YY2Y12、集成、集成8选选1选择器选择器1、观察比较法、观察比较法（4步两例步两例）例例1：用用74LS151实现逻辑实现逻辑函数函数二、二、 用数据选择器实现逻辑函数用数据选择器实现逻辑函数LABCABCAB展开展开8选选1选择器输出选择器输出Y的表达式的表达式0011223344556677YDmDmDmDmDmDmDmDm35670123456700010111LABCABCABmmmmmmmmmmmm写出函数标准写出函数标准全部全部与或式与或式比较比较LY关系，确认变量值（

42、关系，确认变量值（Ai）和数据（）和数据（Di）值）值1110100076543210DDDDDDDD、A B C00 010 1 1 1L特点特点：简：简单，适合单，适合不复杂的不复杂的逻辑函数逻辑函数ABCA2A1A0A2=A、A1=B、A0=C画连线图画连线图（注意使能端（注意使能端S的连接）的连接）70iiimDY Y D0D1 D2D3 D4 D5 D6 D774LS151S A2 A1 A070iiimDSY)7 , 6 , 5 , 3(imL4.3.3 数据选择器数据选择器2、真值表法、真值表法Ai Bi Ci-101 1010 0 1Si优点：优点：不易错不易错适合应用题适合应

43、用题适合适合3变量变量例例3用用74LS151设设计计1位全加器位全加器, 加数加数Ai、Bi ，进位输入进位输入Ci-1,和和Si ,进位进位Ci 。真值表真值表画连线图画连线图 Y D0D1 D2D3 D4 D5 D6 D774LS15170iiimDSYS A2 A1 A0Ai Bi Ci-100 0101 1 1Ci Y D0D1 D2D3 D4 D5 D6 D774LS15170iiimDSYS A2 A1 A0补充作业补充作业1:用两个用两个74LS151设计一设计一个全减器，被减数用个全减器，被减数用Ai、减数用、减数用Bi，借位用借位用Ci-1，差用，差用Si，借位用，借位用C

44、i。11111000110010101001101101101011100000001iiiiiCSCBA11111100111010101001101100101001100000001iiiiiCSCBA)7 , 4 , 2 , 1 (iimS)7 , 6 , 5 , 3(iimC二、用数据选择器实现逻辑函数二、用数据选择器实现逻辑函数00011110 0 0 1 0 0 0 0 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 0 1例例5:二个二个2位二进制数比较位二进制数比较,若若a1a0 b1b0时时L=1，试用一，试用一片片74LS151和非门实现。和非门实现。0D1D

45、2D3D4D5D6D7D试用比较法和试用比较法和卡诺图法卡诺图法解题解题比较法很烦琐（略）比较法很烦琐（略）a1 a0 b1L令地址变量：令地址变量：A2A1A0=a1a0b101bb01aaL Y D0D1 D2D3 D4 D5 D6 D774LS15170iiimDSYS A2 A1 A0则：则：00bD 0b01D012D103D00b11117D16D05bD 14D3、卡诺图法、卡诺图法a1a1110a1a11最优结构最优结构例例5:二个二个2位二进制数比较位二进制数比较,若若a1a0 b1b0时时L=1，试用一，试用一片片74LS151和非门实现。和非门实现。试用比较法和试用比较法

46、和卡诺图法卡诺图法解题解题比较法很烦琐（略）比较法很烦琐（略）00011110 0 0 1 0 0 0 0 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 0 101bb01aaL 令地址变量令地址变量A2A1A0=a0b1b0,，则：则：D0=14D5D6D7D0D0D1D1D2D2D3D3Da0b1b0L Y D0D1 D2D3 D4 D5 D6 D774LS15170iiimDSYS A2 A1 A0D1=a1D2=a1D3=0 D4=1 D5=1 D6=a1D7=a13、卡诺图法、卡诺图法补充作业补充作业2:二个二个2位二进制位二进制数比较数比较,若若a1a0b1b0时时L

47、=1,用用一片一片74LS151和非门实现和非门实现 。 三、数据选择器综合应用三、数据选择器综合应用数据传送系统数据传送系统（数据分配器和选择器一起构成数据分配器和选择器一起构成) )D0Y A2A1A0D1D2D7DY0A2A1A0Y1Y2Y70 0 00 0 0分配控制端数据接收端数据输出1 Y0 Y1 Y2S3 74LS138 3 Y4S2 Y5S Y6 Y7 A2 A1 A01 Y选择控制端数据发送端数据输入D0D1D2D3 73LS151 D4D5D6 D7 A2 A1 A0 YS70iiiYDm123iiYS SSmD4.3.3 数据选择器数据选择器iiiiiiiiiiBACBA

48、BABAS真值表真值表表达式表达式加加 数数 和和 进位进位1011010101100000iiiiCSBAAiBiSiCiCO逻辑图逻辑图2、全加器、全加器(有低位进位有低位进位)11111100111010101001101100101001100000001iiiiiCSCBA真值表真值表表达式表达式1位位半加器半加器(无低位进位无低位进位)1)7 , 4 , 2 , 1 (iiiiCBAmS逻辑图逻辑图iiiiiiiiiiiiiBACBABACBABAmmC1153)()(=1&AiBiCi-1SiCi&=1AiBiCi-100 01 11 100 00101 0111

49、Ci国标符号AiBiCi-1SiCiCICOAi Bi=1&AiBiSiCi4.3 常用组合电路常用组合电路图图4.3.25表表4.3.9图图4.3.27实现多位二进制数相加的电路称为实现多位二进制数相加的电路称为加法器加法器。1 1、串行进位加法器、串行进位加法器：把：把n位全加器串联起来，低位全加器的进位位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。输出连接到相邻的高位全加器的进位输入。图图4.3.28 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI：进位信号是由低位向高

50、位逐级传递的，进位信号是由低位向高位逐级传递的，速速度不高。度不高。02、并行进位加法器、并行进位加法器（超前进位加法器）（超前进位加法器） iiiBAG 为书写方便为书写方便，设产生变量，设产生变量iiiBAP传输变量传输变量1iiiCPG100001000CPGCCPS1iiCP4 4位超前进位加法器递推公式位超前进位加法器递推公式进位表达式进位表达式和表达式和表达式1)(iiiiiiCBABAC1iiiiCBAS0111011CPGCCPS1001011CPPGPG10012012122CPPPGPPGPG1222122CPGCCPS2333233CPGCCPS1001230123123

51、233CPPPPGPPPGPPGPG进位表达式的区别是输入端的个数不进位表达式的区别是输入端的个数不同，同，都是二级门都是二级门传输时间相同。传输时间相同。1&C01&C3C0、C3的传输时间相同的传输时间相同3332321321032100 1CGPGP P GP P PGP P PP C1iiiSPCS0S1S2S3C3C0-1A0B0A1B1A2B2A3B3=1&1P0G0P1G1P2G2P3G311=1&=1&C0C1C21&=1=1=1=1&=1&3G32PG321P P G3210P P PG32100 1P P PP

52、 C1P2P3P0P74LS383100001000CPGCCPS图图4.3.294、加法器的级连、加法器的级连（简易画法）（简易画法） S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B074LS283(a)逻辑功能示意图逻辑功能示意图分析用分析用12345671514 131211 9103、集成二进制、集成二进制4位超前进位加法器位超前进位加法器 16 15 14 13 12 11 10 974LS283 1 2 3 4 5 6 7 8VCC B2 A2 S2 B3 A3 S3 C3(b)引脚排列图引脚排列图安装用安装用S1 B1 A1 S0 B0 A0

53、C0-1 GNDA15A12 B15B12 A11A8 B11B8 A7A4 B7B4 A3A0 B3B0 S15S14S13S12 S11S10S9 S8 S7 S6 S5 S4 S3 S2 S1 S04 位加法器4 位加法器4 位加法器4 位加法器C15 C11 C7 C3 C0-12、二个、二个8421 BCD码相加码相加 BCD 码(1) S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 BCD 码(2)74LS283（1） S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B074LS283（2）例例0011+0101

54、=1000是是BCD码码1111+0110=1 0101是是BCD码码0111+1000=1111不是不是BCD码码二个二个BCD码相加，码相加，BCD码码和和超超过过1001时再时再加加0110。& 1 00Y定义定义：当和：当和S3S2S1S01001时时加加6 (Y=1)，否则不加，否则不加6(Y=0)BCD码和码和检验检验正确正确00011111S1S0S3S20001111000 01 11 10Y000000013个门个门2个门个门)(1231323SSSSSSSY例例：0 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 0 1 三、加法器的应用三、加法器的

55、应用 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0=1=1=1=174LS283（1） 01C=10 1 0 1100101101100110 0 0 0001101001 &1符符号号位位被减数被减数减减 数数差差 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0=1=1=1=174LS283（2）C=1时电路实现时电路实现减减法法功能：当被减功能：当被减数数小于小于减数时，减数时，符号位为符号位为1（表示（表示负数），差从负数），差从74LS238(2)输出。输出。=11AY=10AY=Y=A0+A0=AY

56、=A1+A1=AA反码反码A原码原码作业作业4.25、4.260C=11 0 0 101011010 10100000 0 0 0010001000符符号号位位差差被减数被减数减减 数数 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0=1=1=1=1 &1 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0=1=1=1=174LS283（2）74LS283（1）C=1时电路实现时电路实现减减法法功能：当被减功能：当被减数数大于大于减数时，减数时，符号位为符号位为0（表示（表示正数），差从正数），差从74LS238(

57、2)输出。输出。 01C=00 1 0 1100110011110000 0 0 0111011100符符号号位位加加 数数加加 数数和和 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0=1=1=1=1 &1 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0=1=1=1=174LS283（2）74LS283（1）C=0时电路实现时电路实现加法加法功能：和从功能：和从74LS238(2)输出，输出，符号位为符号位为0（表示（表示正数）。正数）。0C=01 0 0 010011001 10001000 0 0 000

58、0100010符符号号位位加加 数数加加 数数和和 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0=1=1=1=1 &1 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0=1=1=1=174LS283（2）74LS283（1）C=0时电路实现时电路实现加加法法功能：和从功能：和从74LS238(2)输出，输出，符号位为符号位为0（表示（表示正数正数) ，当和，当和大于大于1111时，有时，有溢出溢出。 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0=1=1=1=1被加数/被减

59、数加数/减数加减控制 &10 0 0 0 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0=1=1=1=174LS283（2）74LS283（1）C=0/1和和/差差符符号号位位当控制端当控制端C=1时电路时电路实现实现减法减法功能：当被功能：当被减数减数小于小于减数时，符减数时，符号位为号位为1(负数负数)，当被，当被减数减数大于大于减数时，符减数时，符号位为号位为0 ( (正数正数) ) ，差，差从从74LS238(2)输出。输出。当控制端当控制端C=0时电路时电路实现实现加法加法功能：和从功能：和从74LS238(2)输出，符输出，符号位为号位为0，当