研发管理如何提高设计能力以及应对研发挑战

1、如何提高设计能力以及应对研发挑战在具体设计过程中，EMI/EMC低噪声设计、RF设计、信号处理、电源管理等仍是困扰最多工程师的最主要技术挑战；在项目层面的挑战方面，"成本制约"高居榜首，并且比例有所提高，"缺乏先进的测试和测量仪器"今年跃居第二，紧跟其后的" 对相关标准不理解"与"缺乏最新器件的信息"比例相当（见表2） o本刊特别邀请一些 具有深厚技术背景的业界资深专家，来分享他们对提高设计能力以及应对各种挑战 的独到见解。这些专家分别来自测试设备厂商、领先半导体和相关技术供应商以及 本地同处研发一线的系统厂商，可

2、以说颇具权威性和代表性。我们可以看到RF设计的一个发展趋势就是越来越多的部分会通过数字电路 来实现，这就需要精通数字和射频微波的综合型人才；另一方面，研发的手段也需 要更新，包括仿真工具和测试验证手段，这往往要结合工程师的多年经验才能充分 发挥其功效，因为任何一个细微的变化都可能引起设计质量的改变，比如对于设计 验证，我们可能会使用探头连接方式来测试，任何探头都会对被测对象带来负载效 应，若能得到探头及其连接附件的仿真模型（如SPICE model），则可以仿真其负载 效应。对于低噪声电路设计的验证，我们要清楚测试设备本身的噪声是多大。 无线 通信设备的调制和解调部分可能完全用数字部分实现，手

3、边的逻辑分析仪等工具是 否支持星座图测试、EVMW试就变得很关键；而对于FPGA设计，能否验证其内部节 点和外围电路之间的实时互动关系是很重要，选择适当的FPGA和测试设备支持in sight调试变得相对重要。高速电路设计的测试和验证很困难，许多芯片封装是BGA勺形式，无法探测 到一些关键信号，同时对于一些高速信号，标准上的定义往往是针对芯片管脚，而 您能接触到的测试点往往是距管脚有一段距离，其间可能会有电容或一段传输线， 如何能得到无法直接触及的点的波形非常关键；还有一种情况，在芯片管脚处测得 的信号眼图是闭合的，但实际上，电路系统运行正常，这可能是因为在芯片内部会 对信号进行专门的DSP处

4、理，处理以后的眼图是完全张开的，只是由于这一部分完 全用数学的方法实现，设计者无法直接探测而已，如何解决这类问题呢，工程师可 以结合仿真软件和测量工具，将建模、仿真分析、实际量测融为一体，根据实际测 量点得波形推断其它点的波形，或推断经过某种特殊数学处理之后的波形。很多情况下，我们受到经费的限制，无法得到很高级的仪器，但这并不意味 着无法提升研发水平，因此要充分发挥现有资源的优势。例如，若您从事宽带通信 系统（如信号带宽超过80MHz的研发，可能不必担心没有一台动态范围很高的仪器， 因为宽带信号本身的动态范围可能就不高，也许一台矢量示波器就完全胜任这一测 量任务。安捷伦试图从两个角度来帮助工程

5、师提高的研发水平。首先，我们最近大大 加强了仿真软件对信号完整性和 EMI/EMC分析的功能，更重要的是，该仿真软件可 以和安捷伦的示波器、逻辑分析仪、频谱分析仪、射频信号源等测量工具合在一起 使用，构成一个闭环的半实物仿真测试验证测试环境。其次，安捷伦力图让简单的 仪器能够完成复杂的测量验证功能，比如其混合信号示波器只是在普通示波器的基 础上集成了额外的16个逻辑通道，成本远比逻辑分析仪加上示波器的方案低许多。 另外，使普通的示波器和逻辑分析仪可以支持矢量信号的解调或解码分析，这无疑 可以节约大量的专用设备测试费用。坦白地说，我很惊讶地看到 EMI/EMC低噪声以及RF设计成为中国设计者 面

6、临的最主要挑战。这也反映出中国的设计水平上了一个台阶，显示他们已经跨越 逻辑设计阶段，正处于质量设计阶段。以EMI/EMC设计为例，只有好的系统/印刷电路板EMC设计是不够的。为了 在芯片级获得好的EMI/EMC性能，必须在芯片设计规划阶段就要予以考虑。诸如片 上电源布线、总线电容、电源栅格电容以及外部耦合电容等都要仔细考虑。在芯片 设计结束之前必须对EMC容差进行深入的计算和分析。在我看来，最大的项目级挑战就是缺乏有经验的、 熟知整个开发流程的项目 管理者。当然每个项目都面临成本限制，由于中国的运营成本较低，我们应该能够 实现较低的成本。然而，获得一个经验丰富的项目经理似乎比如何管理成本更

7、难。英飞凌正致力于将最新的技术带到中国，我们也为中国带来了很多有挑战的 新项目。通过实际的项目，工程师将能提高研发的水平，仅从理论课程/培训是不可 能获得这种提高的。所以我的建议是多动手、多实践，你将获益匪浅。中国的确拥有能干的研发工程师，工程师、大学和研发团队的素质不断提高， 研发能力不断进步，相比其他发达国家，研发的创新以及研发成果转化为商业产品 的能力必须进一步增强，以帮助提高投资回报。对于如何应对RF设计挑战，我认为经验不是一夜之间得来的，考虑到上市 时间和遵守标准要求，工程师和制造商应该评估和充分利用某些供应商提供的经过 验证的参考设计。为了设计一个具有成本效益的系统，需要瞄准未来2

8、-3年的趋势尽早对系统 的要求进行清晰的定义。开发者需要预先制定好清晰的策略和发展蓝图，而不是临 时来选择恰好满足要求的特殊解决方案。对于大公司，他们应该培养与少数顶尖制 造商的长期合作关系，然后一同进行系统的定义。这样，他们就能规避那些最终会 拖慢产出和上市时间的一系列问题。供应商们越来越多地提供完整平台解决方案，而不只是某一点上的元器件方 案，这为具有研发能力的公司带来高价值。这些供应商能够帮助中国工程师理解完 整系统中的问题，与后者一起定义适合特定领域或客户需求的下一代方案，并实现 产品的差异化。对于高性能电子设计，诸如电信应用，电源管理和信号完整性目前是两项重 要的技术挑战。在电源管理

9、方面，设计者需要同时降低静态功耗和动态功耗以在功 率预算内实现更好的性能。例如，我们的客户借助Xilinx特有的可减少漏电流而不 影响性能的90nm三栅极氧化层(triple oxide)技术来降低静态功耗。90nm工艺使 晶体管尺寸更小，栅极电容就减少了，加上使用高性能、低功耗的嵌入式硬IP内核, 设计者还可以降低动态功耗。至于信号完整性，设计应该使串扰最小化以增强高速应用的系统性能，包括普遍使用的存储器接口。我们的客户通过整合最新的SparseChervon输出管脚位图来减少串扰，这种位图将地和电源管脚布置成靠近每个信号管脚。封装内耦合电容 方案和连续的电源/地线面也可有助于减少电子设计中

10、的串扰。几乎每一位电子设计者都会遇到增加系统级性能、降低整体成本和更快速面 市这三大挑战。在我看来，电子设计者的最好机会是使用可编程技术来解决上述挑 战。如今平台FPGA集成了 4种主要的IC技术-逻辑、串行连接、DSP和嵌入式处理， 这使得设计者能够开发可编程的系统级设计。另外，相比ASIC方案，电子设备制造 商可通过使用FPGA来显著降低R&D项目的风险。我认为中国研发社群最优先应该做的事情就是迅速学习最新IC技术和设计方法学，以便创建面向本地市场和出口业务的创新产品。半导体供应商应该通过技术演示、培训中心和商展以及研讨会、网站指南文 章加速对本地设计工程师的知识转移过程，同时必须

11、提供易用的设计工具、IP内核、参考设计以及开发套件。另外，元器件公司可以与本地客户和大学形成合作伙伴关 系、建立联合实验室，以提升后者的 R&D水平和为中国市场开发新的应用。项目的时间进度是研发人员的重要挑战。由于中国企业普遍希望将产品的研 发周期缩短，使得产品的质量难以保证，而且产品的功能也会受到影响。这对设计 工程师造成很大的困难，容易造成项目的失败。设计经验也是挑战。中国的工程师普遍年轻化，对产品的理解比较浅，而且喜欢不停地更换项目，不把一个项目做精，实际上对个人的发展是不利的。一个项 目做不到2年，实际上并没有完全理解这个项目，没有理解设计的精粹，感觉都懂 了，实际上是一知半解

12、。提高设计能力的途径：(1) 解剖成功的产品，学习先进的设计理念。先进的设计理念是工程师成功的关键， 多看多琢磨是最好的学习途径，一流的工程师，需要具备一流的设计理念；(2) 要有人跟踪最新的标准动态，掌握技术发展动态，提前做好技术的储备工作，减少产品研发的周期；(3) 要在思想上提高树立做精品的理念。设计一个成功的产品首先要有做精品的意 识，才可能做出最好的产品。间接参数设计和验证是许多中国设计工程师的共同障碍，这通常被称为是 缺乏经验"或"布板问题"。这种问题包括：启动设计、容差和异常状态或输入的恢复 设计、连线的传输建模和 EMI。在很多情况下，过分依赖和指

13、望仿真工具会使简单 的问题复杂化，而在设计初期参考许多物理过程基础理论、配合工具验证可以快速 有效地改进设计。在实践中，快速响应、大电流电源带来的问题多数与布板过程中粗心的元件 布局以及相关的布线有关。信号链中的钳位和功率水平规划是 RF设计中的一个普遍 问题，而这些问题最终可能导致误码率提高或功耗增加。理解其物理机制以及信号 的表现方式是成功设计一个电路的良好开端。应对"成本制约"挑战实际上是一个在削减支出和保证可实现性之间的折衷 优化过程。即使市场价格压力很大，也需要谨慎保持一定的设计余量和容差。必要 时，设计师须坚持保留设计余量和容差，而可以裁减掉一些功能和特性。低设

14、计余 量和低容差会导致较高的现场故障风险。余量和容差是具体电路设计领域的问题，但是对项目级的挑战也有着重要影 响。功能、特性的裁减和组合通常是成本控制更有效的途径。选择那些能够提供生 产过程测试和验证设计的参考方案是安全快速进入市场的捷径。做任何设计工作，迎接任何设计挑战，掌握技术、受过良好培训的工程师队 伍都是必不可少的。另外，我认为"面市时间"和"缺乏对系统的宏观理解"是两项重 大挑战。研究(Research)是做技术研究，开发(Develop)是在技术研究的基础上进行 开发，这都需要一段时间，也是一种成本。如何能够在最早的时间里把产品做出来， 放到

15、市场上，对每个公司来说都非常重要然而也是一大挑战。另外，"成本制约"和对整个系统的理解不足同样形成了挑战。 怎样在短时间 内、在控制成本的情况下，把大的系统整合到一起，很快做出产品，需要有很强的 项目管理能力，而在这方面，中国的经验还不够先进。在帮助工作提升中国设计能力方面，首先，飞利浦半导体将R& D方面的技术优势移植到中国，把比较复杂的项目拿到中国来做。我们目前在上海成立"消费半 导体创新中心(CBIC)"就是一个很好的例子。下一步则应该协助中国使整体的R&D环境更成熟，而并不是简单地把R& D的结果带到中国来卖，这样可以形成

16、一个环境， 使整个行业和行业中的各个群体都受益。在中国，大部分电子工程师面临产品快速面市和花时间掌握技术的两难境 地。我在拜访客户过程中发现很多工程师以他们的经验足以能很快地解决电路中的 问题，但他们中的大部分人没有时间或意愿用电子学理论去研究这些问题的根源，这会阻碍工程师进一步提高他们的设计能力。当他们遇到不熟悉的领域和情况，没 有正确理论的帮助，他们的经验可能就不太有效了。对于EMI/EMC低噪声设计、RF设计这三种设计挑战，寄生参数是非常关键 的，这需要工程师具有良好的理论基础并不断实践；更加注重细节是提高解决这三 种挑战能力的另一个重要方面。在高频或低噪声系统中，每个功能块都会影响整体

17、 系统性能，有些时候，工程师需要学习IC的内部结构以便开发出最优化的电路。"成本制约"、"缺乏先进的测试和测量仪器"和"对相关标准不理解"这三项挑 战均与技术资源的长期投资有关。为了有效减少系统成本，工程师必须很好了解系 统，系统需要的是什么，权衡折衷的标准是什么。这需要工程师（特别是系统工程师） 花时间研究市场和客户。后两项只是一个时间和资金的投入问题。没有投资，公司 将总是依赖芯片或技术供应商以及第三方。作为IC供应商，TI提供许多工具以使设计更简便。这些工具包括数据手册、 新技术的白皮书、评估板，参考设计、设计软件、选择指南、应

18、用说明书、免费软 件代码实例、定制设计服务等，可帮助中国工程师开发具有良好特性、高性能和低 成本的个性化产品。实际动手是提高设计能力的最好途径，做项目的多少与工程师的水平成正 比，同时也要求工程师要不断的总结经验和教训。我是负责手机产品测试的高级工 程师和主管，对于解决一些主要挑战有一些体会。1. 新功能的测试：这往往需要几个部门协同工作。硬件部门提供原理图及相应的产 品性能文档，软件部门提供相应的软件，测试部门才能研究出最适合的测试方案。 测试方案包括新的测试软件、测试硬件、测试夹具和测试仪器。2. 客户的新需求：目前，客户对产品的成本控制得越来越严， 希望尽可能复用已有 的生产测试设备，目的就是尽量不