复习题数电答案

1、1下列四种类型的逻辑门中，可以用（D ）实现与、或、非三种基本运算。2.A.与门 B. 或门 C. 根据反演规则，F A（B C）非门 D.CD的反函数为（与非门A ）°3.4.A.A. FC. F逻辑函数A. B(a' b'c')(c' d(a'b' c')(c'd')F=A (A B) = ( AB.B.D.C.最小项ABCD的逻辑相邻最小项是（AABCDB. ABCDC.ABCD(AB C )(C d )(Ab'c')(c' d')D.D. ABCD5.对CMO与非门电路，其

2、多余输入端正确的处理方法是（6.A.通过大电阻接地（1.5K Q） B.C.通过小电阻接地（1KQ）D.悬空通过电阻接+VCCF列说法不正确的是（C ） °当高电平表示逻辑 0、低电平表示逻辑1时称为正逻辑。三态门输出端有可能出现三种状态（高阻态、高电平、低电平）C OC门输出端直接连接可以实现正逻辑的线与运算。D.集电极开路的门称为 OC门。7.已知74LS138译码器的输入三个使能端(E1=1 ,E2A =E2B习）时，地址码A2A1A0=011则输出丫7Y0是（C ） °A.11111101B.10111111C.11110111D. 111111118.若用JK触发

3、器来实现特性方程为Qn1ABQ,则JK端的方程为（A ）°A.J=AB, K=A B.J=AB , K=AC. J=A,K =ABD.J= AB , K=AB9要将方波脉冲的周期扩展10倍，可采用（C ）°A 10级施密特触发器 B、10位二进制计数器C十进制计数器 D、10位D/A转换器10. 一个16选1的数据选择器，其地址输入端有（ C ）个°A. 1B.2C.4D.1611. 8线一3线优先编码器的输入为I0 17 ，当优先级别最高的17有效时，其输出的值是（C ）°A. 111 B.010C.000 D. 10112.已知某触发的特性表如下（A

4、、B为触发器的输入）其输出信号的逻辑表达式为Qn 1 AQn BQn D. Q+113.将D触发器改造成T触发器，如图所示电路中的虚线框内应是（C )。ABQn+1说明00Qn保持010置0101置111Qn翻转A. Qn+1 = A B. Qn 1 AQn AQn C.A.或非门B.与非门C.异或门D.同或门14.用触发器设计个12进制的计数器，至少需要(B )个触发器。A. 3B4C . 6D.51kHz；则该计数器15.若输入CP脉冲的频率为10kHz,通过某计数器后输出信号的频率为 的模为（C ）。A.4B.8C.10D.1216.右图所示电路为由555定时器构成的（A ）。A、施密特

5、触发器 B、多谐振荡器C、单稳态触发器D、T触发器5双积分型D. 以上一样17.下列A/D转换器，转换速度最快的是（B ）A.逐次比较型B.并行比较型C.18在何种输入情况下，“或非”运算的结果是逻辑1 （ A ）。A .全部输入是0B.全部输入是1C.任一输入为0，其他输入为1 D.任一输入为1,其他输入为0。19. 对TTL与非门电路，其多余输入端正确的处理方法是（ B ）。A.通过大电阻接地（1.5K Q） B. 悬空C.通过小电阻接地（1KQ）D.通过电阻接+VCC20. 下列说法不正确的是（C ）。A 当高电平表示逻辑 0、低电平表示逻辑1时称为正逻辑B 三态门输出端有可能出现三种状

6、态（高阻态、高电平、低电平）C . OC门输出端直接连接可以实现正逻辑的线与运算D 集电极开路的门称为 OC门21. 4位环形计数器，可得到最大计数长度是（D ）。A. 0B. 4C .8D. 1629.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0,在4个移位脉冲010,则4个CP后计数状态为（B ）。D. 11122. 假设某3位异步二进制加法计数器的初始状态为A. 001B. 110C. 00023. 八输入端的编码器按二进制数编码时，输出端的个数是（B ）。A. 2个 B . 3个 C . 4个D. 8个24. 四个输入的译码器，其输出端最多为（ D ）。A. 4 个

7、B . 8 个C. 10 个D. 16 个25. 为实现将JK触发器转换为D触发器，应使（A ）。A.J=D,K=D' B. K=D,J=D ' C.J=K=D D.J=K=26. 某计数器的状态转换图如下，其计数的容量为（B ）（A ）。增大C28. 下列哪个不需要触发信号就能输出矩形波的是（ C ）。A.斯密特触发器B.单稳态触发器 C.多谐振荡器D. 计数器8.函数 Y ABC AC BC 最小项和的形式为 A ' BC+AB C+ABC+A B' C+A' B' CA. 1011 -0110-1100-1000-0000B. 1011-0

8、101-0010-0001-0000D. 1011-1010-1001-1000-0111C. 1011-1100-1101-1110-111130.某EPROM有8位数据线，13位地址线，其存储容量为(C )。813813A. 8X 13B. 2 X 13 C. 2 X 8 D. 2 X 231 .已知8位A/D转换器的参考电压 UR=-5V,输入模拟电压 UI=3.91V , 则输出数字量为(AA.11001000B.11001001C.11001010D.1100101132. 74HC48输出高电平有效,A.共阳极C.共阳极或共阴极1 ( 101101 )2=(它可以用来驱动(共阴极共

9、阳极与共阴极B.D.45B )显示器。)10=(2D)16(27 ) 10=( 11011)2=( 1B16(57) 10=( 010101118421BCD2. (8C)16 = (140)a , a= 103、A+AB= A+B;A(A+B)= A+BA+AB=(J ； A+B4 .将2004个“ 1”异或起来得到的结果是 _01.1FFEHk(8)10；(1011.01)2=()102.异或 ADb= a B+AB同或 A B= AB+A B'3.如下图所示，丫仁(AB) ' (CD)'，该电路实现线与 功能。i 1BC-JIPY1+Vcc06 禾U用对偶规则，写

10、出下列函数的对偶式:L= (A B)(A C)，则其对偶式 L = A B+AC7. 将逻辑函数L转换成最小项表达式：L(A,B,C)= (A B)(A B)C AB= A ' BC+AB' C+ABC+ABC4. 不仅考虑两个一加数相加，而且还考虑来自_低位进位相加的运算电路，称为全加器。5. 组合逻辑电路的输出只与输入有关；与组合逻辑电路相比， 时序逻辑电路的输出不仅仅取决于此刻的输入有关，还与电路的状态有关。6. 触发器按逻辑功能可分为RS触发器、JK触发器、T触发器和D触发器。9逻辑函数Y AB B AB的最简与或式为A+B10.某逻辑门 V0H(min)=2.4V ,

11、 V0 L(min)= 0 .4V , V iH(min)=2. 0 V , V il (min) = 0 .8 V，则高电平的噪声容限V NHV,低电平的噪声容限V NLVo7. JK 触发器的特征方程：Qn1=(n 1,D触发器的特征方程：Q()。8. 555定时器的应用非常广泛，应用555定时器可以方便地组成 _施密特触发器多谐振荡器等电路。9. A/D转换器的主要性能指标有转换精度、转换速度，已知被转换信号的上限频率为10KHZ,则A/D转换器的采样频率应高于 20KHZ10. 存储容量为4KX8位的RAM存储器，其地址线为12 条、数据线为8 条。12.两二进制数相加时，不考虑低位的

12、进位信号是加器。13. 如图1-1所示为 TTL的三态门电路，EN=0A'时，Y= 高阻态;EN=1 时，Y=10KEN1. (57) 10= ( 01010111AB图1 2C2 。)8421BC= (111001)2. A+AB=;A(A+B)=3. TTL器件输入脚悬空相当于输入高电平。用CMOS1电路驱动TTL门电路必须考虑电平匹配问题。4. 组合逻辑电路的基本单元是门电路，时序逻辑电路的基本单元是触发器 。5. 逻辑函数L= AC BC是否可能产生竞争冒险？可能;如果可能，该表达式应改成AC+BC +AB 就会消除竞争冒险。(如果判断不会产生竞争冒险，则第二空不填。)14.

13、设周期性数字波形的高电平持续10ms，低电平持续5ms，占空比q=。该数字波形若为方波，则占空比q = J/2。15. 电路图如图1 2，L= A(B(C_，该电路可以实现奇偶判别功能。15. 74LS138是3线一8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 Y7Y6Y5Y4Y3Y2Y1Y0 应为(10111111)。6. “计数器”一词中的“计数”，所计的是_时钟脉冲的个数，要构成一个 11进制的计数器，最少要 4个触发器。7. 欲构成能记最大十进制数为999的计数器，至少需要_3_片十进制加法计数器，或3_片4位二进制加法计数器芯片。8. 555 定时器的应用非

14、常广泛，应用555定时器可以方便地组成 等电路。21、 异步清零的概念是 该控制端不受时钟控制，只要有效，触发器状态马上清零。22、设A, B, C开关合上为1，L灯亮为1:.L 的逻辑表达式为L=( ABC )LkL 的逻辑表达式为 L =( AB+C9. 某D/A转换器的最小输出电压为0.04V，最大输出电压为10.02V,该转换器的分辨率为0.00399，位数为 810. 存储容量为4KX 8位的RAM存储器，其地址线为12条、数据线为828图1 3是多路数据选择器构成的电路，A1、A0分别是地址码高位和低位的输入端，以A、B为输入变量，则输出信号 Y = A' B+AB'

15、; C+ABC01 C6D0 D1 D2 D3A174LS1A0 、53YCPCET CEP74LS161TC>CPPE1CR D0 D1 D2 D3图1-3Q0 Q1 Q2 Q3图1-429. 如图1-4所示电路，采用 置数法方式构成计数器,可以实现_7进制计数器。若CP的频率是140KHz，则输出频率=20KHz。30. 两片中规模集成电路10进制计数器串联后，最大计数容量为100进制。31. 某8位D/A转换器器，已知 URef= 10V，已，输入D 7D。= 10000000，则输出U。=5Vo32. 写出题中各触发器的特性方程。输入输出XYL001010100111Qn 1 =

16、( Q')Qn 1=( Q )Qn1=( X24.25.26.Qn 1 =( Q'LED, 8段的引脚为dp至本图是一个八段共阴位）。在图上标出a,b,c,d,e,f,g,dp ;若数据线为驱动共阳极七段数码管的译码器的输出电平为与下列真值表对应的表达式 L= X Y_低电平a （dp为最高位，3FH,则LED各显示有效。a为最低8 。1.用公式法将函数化为最简与或式：Y AC AB BC ACD=A' +BC（过程自己写出来）3用卡诺图法化简函数（要求画出化简过程） ：F（A, B, C, D） = E m（2, 3, 9, 11, 12）+ 刀d（5 , 6, 7,

17、 8, 10, 13）=AC' +B' C （过程自己 写）4用卡诺图法化简函数（要求画出化简过程） ：Y （A、B、C、D）=刀 m （0, 2, 3, 4,）+ 刀 d （ 8, 10, 11） =A' C' D' +B!程自己 写） 1、根据输入信号 A、B、C的波形，画出输出信号 F的波形:2、用与非门和反相器实现逻辑函数F AB （A B）（注：先把原式化为适合题意的表达式，后作电路图）F=(A ' B)' (AB')')'(电路图自己画)3、请用74138加适当的与非门实现函数：（注：X为高位，Z为低位

18、）F-XYZ+XYZ+XYZ+XYZ，要求先推导出适合题意的逻辑表达式，后作图。（74138各引脚接线都要标注）A=X,B=Y,C=Z; F=（Y0 ' Y3' Y5' Y7' ） ' G仁 1 , G2A=G2B=0 （电路图自己画好）4设边沿（下降沿）JK触发器的初始状态为 0, CP、J、K信号如图所示，试画出触发器输出端Q的波形。.2.用公式法将函数化为最简与或式:F (代 B,C) AB BC BC AB =J IIuK Q6 .试画出下列触发器的输出波形 Q和Q。设触发器的初态为0。1CP1TQQi1TQ>C1Qc>C1QQ2CP

19、7.DQDDnJUlQ其中X=1CP-L1111LK占CPr11111护冥-MM口口L8. （注：下列各图， QDQCQBQAQD为最高位，DCBA中D为最高位, 、用反馈清零法实现 12进制计数（74161是异步清0）EP=ET=1 LD=1,ABCD=000Q QD和QC接与非门输入端，与非门输出接 、反馈置数法实现 12进制计数（74161是同步预置）EP=ET=1 RD=1,ABCD=0000 QD,QB,QA接与非门输入端， 与非门输出接RCQ为进位输出端）RD （自行完成作图）LD。（自行完成作图） 、用RCO端反馈至LD置数法实现12进制计数EP=ET=1 RD=1,DCBA=0

20、100 RCO接 LD,（自行完成作图） 、用二块74161的级联构成30进计数器，其中1#74161为低位，2#74161为高位，采用反 馈清零法，作图。EPMil1RCORD A B C> Q贏5 QcDETCLJQuLD9丨1 11EPL丨11RD A B C DRCOJlLIff ?4161c?、Q& Qu Qc QdLDIlli9. 试利用3线一8线译码器74138和与非门实现逻辑函数：L = A B'C AB'C' BC （要求写出必要的过程，并在下图上画出电路图）A2=A,A1=B,A0=C;S1=1, S2=S3=0;L=（Y1'

21、Y3' Y4' Y7'）'（自行完成作图部分）7io.写出该电路的驱动方程、状态方程和输出方程。驱动方程：J1= XK仁 X'J2= QiK2= Qi状态方程：* *Q1 Q2Qi输出方程：Z= Q1Q211.写出图示逻辑图中各电路的状态方程。1.Q*=A 2.Q *=Q 3.Q*=Q'4.Q *=Q 5.Q *=Q13. 用两片同步十进制计数器74160构成二十四进制计数器，要求：具有进位输出信号，画 出电路图，加上适当的说明，并标明哪一片是低位，哪一片是高位。用置数法，计数从 00000000-00100011用清零法，计数从 00000000-00100100