基于DDS技术的杂散分析及抑制方法

1、基于dds技术的杂散分析及抑制方法频率合成技术起源于二十世纪30年月，当初所采纳的频率合成办法是挺直频率合成。它是利用混频、倍频、分频的办法由参考源频率经过加、减、乘、除运算，挺直组合出所需要的的频率。它的优点是捷变速度快，相位噪声低，但因为结构复杂，价格昂贵，很快被淘汰。在此之后浮现了间接频率合成。这种办法主要是将相位反馈理论和锁相环技术运用于频率合成领域，即所谓的pll频率合成技术。pll频率合成技术克服了挺直式频率合成的许多缺点，特殊是它易于集成化，使得体积小、相位噪声低、杂散抑制输出频率高，但它的频率切换时光相对较长。随着数字信号理论和超大规模的进展，在频率合成领域出生了技术性的革命，

2、那就是挺直数字频率合成技术（direct digital synthesis,dds）。这是一种频率合成的新办法，频率转换时光短、频率辨别率高、输出相位延续、控制灵便便利，但其频率上限较低且杂散较大，极大的限制了dds的推广和应用。随着技术的进展，各类电子系统对信号源的要求越来越高，如何抑制dds输出信号中杂散也就成了讨论热点。本文给出了几种抑制杂散的办法，对于运用dds技术举行工程设计具有一定指导作用。dds的工作原理dds工作结构1所示：图1dds系统的核心是相位累加器，它由n位加法器与n位相位寄存器构成，类似一个容易的计数器。每来一个时钟脉冲，相位寄存器的输出就增强一个步长的相位增量值，

3、加法器将频率控制数据与累加寄存器输出的累加相位数据相加，把相加结果送至累加寄存器的数据输端。相位累加器进人线性相位累加，累加至满量时产生一次计数溢出，这个溢出频率即为dds的输出频率。正弦查询表是一个可编程只读存储器(prom)，存储的是以相位为地址的一个周期正弦信号的采样编码值，包含一个周期正弦波的数字幅度信息。将相位寄存器的输出与相位控制字相加得到的数据作为一个地址对正弦查询表举行寻址，查询表把输人的地址相位信息映射成正弦波幅度信号，驱动,输出模拟信号;低通平滑并滤除不需要的取样重量，以便输出频谱纯净的正弦波信号。任何频率的余弦波形都可以看作是由一系列取样点组成。设采样时钟频率为fc余弦波

4、每一周期由k个采样点组成，则该余弦波的频率为设存储器中存了k个数据，（一个周期的采样数据），若相位累加器的步进值为m，则每周期的采样点数为k/m，输出频率为假设相位累加器为n位，且所有用作对存储器的寻址，则这就是dds方程，按照取样定理，所以。实际中普通普通状况下为了提高波形相位精度n取值较大，假如挺直将n所有作为波形存储器的地址，则需要极大的存储容量，实际中普通只取n的高位作为地址而省去低位。这样的做法不会引起输出频率辨别率的降低，但会使波形幅值发生变幻，这样的误差称为截断误差，在接下来的章节里将举行具体研究。2 dds杂散特性分析dds的数字化处理体现了频率捷变速度快、相位延续、易于编程控

5、制等诸多优异性能，但同时全数字化结构也带来丰盛的杂散。dds的杂散主要来自三个方面：相位截断引入的杂散存储器的幅度量化误差dac转换误差下面逐一赋予介绍。2.1 相位截断引入的杂散在dds中，普通相位累加器的位数n大于rom的寻址位数p，因此累加器的输出寻址其n一p个低位就必需舍掉，这样就不行避开地产生相位误差，称为相位截断误差，表现在输出频谱上就是杂散重量。由于dds输出信号通常是正弦信号，因此它的相位截断具有显然的周期性。这相当于周期性的引入一个截断误差，终于影响就是输出信号带有一定的谐波重量。相位截断并不是每个输出点都产生杂散。它们的大小取决于三个因素：累加器的位数n，寻址位数p，频率控

6、制字fcw。杂散重量分布在基频两边，是dds杂散的主要来源。2.2 幅度量化引入的杂散因为dds内部波形存储器中存储的正弦幅度值是用二进制表示的，对于越过存储器字长的正弦幅度值必需举行量化处理，这样就引人了量化误差。幅度量化主要有两种方式，即舍入量化和截尾量化，实际中dds多采纳舍入量化方式。普通地，幅度量化引人的杂散水平低于相位截断和dac非抱负转换特性所引起的杂散水平。2.3 dac转换引入的杂散dac转换带来的杂散主要包括dac非线性带来的杂散和dac毛刺引起的杂散。因为dac非线性的存在，使得查找表所得的幅度序列从dac的输入到输出要经过一个非线性的过程，加之dds是一个采样系统，产生

7、的谐波重量会以采样频率为周期搬移。另外，dac的有限辨别位数，d/a转换过程中的眨眼毛刺，时钟泄露，转换速率受限等，也会在数模转换中产生了大量杂散频率重量。3 充实dds杂散的办法全数字结构给dds带来输出带宽和杂散的不足。目前，降低dds输出杂散的办法主要有以下几种：3.1 采纳颤动注入技术由前面的分析可知,相位截断误差给输出信号引入了周期性的杂散,因此设法破坏杂散的周期性及其与信号的相关性,可以有效地抑制相位截断带来的误差。颤动注入技术是基于打破相位截断误差周期性的原理工作的，采纳颤动注入后的杂散抑制可达到与增强2bit相位寻址相同的效果。颤动注入采纳加入满足一定统计特性的扰动信号来打破误

8、差信号序列周期性，将具有较大幅度的单根杂散信号谱线的功率在较宽的频率范围内举行平均来充实总的信号频谱质量。按照颤动注入的位置不同，可有频率控制字加扰、r0m寻址加扰、幅度加扰，按照颤动注入的误差对象不同，由相位截断误差加扰和幅度量化误差加扰。cewheatly提出了一种针对相位截断误差的颤动注入办法，在每次累加器溢出时，产生一个随机整数加到累加器上，使相位累加器的溢出随机性的提前，从而打破周期性，抑制了杂散，但增强了背景噪声。3.2 rom幅度表压缩dds是通过查表将相位转换为幅度值，假如能够将幅度表举行压缩就相当于增强了r0m数据寻址位数，dds输出频谱将进一步得到充实。各国学者对此举行了讨

9、论并提出了各种压缩算法，利用三角函数的恒等变换，将一个大的r0m分成几个小r0m，通过规律控制实现对sin的近似。还可以利用弦信号的波形具有四分之一对称性，r0m表中只需存储0，2的波形，在电路中利用相位的最高位控制输出波形的符号，次高位控制r0m表的寻址，对相位和幅度举行适当的翻转便可得到整周期波形，r0m表压缩比4：1。在胜利压缩了r0m表的同时也带来了一些缺点，如规律控制电路复杂、实时性下降等。3.3 pll+dds法如前所述，dds技术具有频率辨别率高，频率捷变速度快，变频相位延续等优点，但带宽和杂波抑制较差，而pll频率合成技术具有宽带、高频率、频谱质量好，对杂散抑制较强等优点，但其

10、频率捷变速度较慢。所以，在一些信号捷变速度、带宽，频谱质量要求相对折中的电路中，结合pll频率合成技术与dds技术的结合，将是一种解决dds杂散的抱负解决计划。3.3.1 pll+dds频率合成原理将dds技术和pll频率合成技术结合起来，用一个低频的dds源激励一个pll系统，用pll环路将dds信号倍频到高频信号，用滤波器滤除dds输出信号杂波干扰，从而使系统同时具有锁相环技术和dds技术的优点，使输出的信号满足电路的需要。系统组成2所示图23.3.2 pll+dds频率合成器中的杂散抑制当dds源驱动pll锁相环时，由于pll锁相环相当于一个高q值的跟踪滤波器，其带宽普通不大于100kh

11、z，所以dds中的大部分杂散会被抑制的很好，从而dds输出信号中的杂散偏离主谱线距离大于锁相环路带宽的杂散不会恶化。在pll+dds系统中，应按照dds的原理挑选适当的时钟频率和输出信号频率，使dds输出信号与边端的杂散处于相对抱负状态，从而提高了系统的频谱纯度。3.3.3 pll+dds频率合成器的实现pll+dds频率合成器的组成3所示，下面介绍所选用的主要器件：1. dds部分选用ad公司的ad9852高度集成化芯片,它采纳了先进的dds技术,结合内部高速、高性能d/a 转换器和,形成可编程、可灵便用法的频率合胜利能。当提供应ad9852精确的频率时钟源时,ad9852将产生高稳定、可编

12、程频率相幅的正弦波。ad9852用法先进的技术,使得提供应这个高性能芯片的工作仅为3.3v。2. pll合成器部分pll合成器部分采纳ad公司的adf4106，它主要由低噪声数字鉴相器、精确电荷泵、可编程分频器、可编程a、b计数器及双模牵制分频器等部件组成。数字鉴相器用来对r计数器和n计数器的输出相违举行比较，然后输出一个与二者相位误差成比例的误差电压。鉴相器内部还有一个可编程的延迟单元，用来控制翻转脉冲宽度，这个脉冲保证鉴相器传递函数没有死区，因此降低了相位噪声和引入的杂散。图3结束语挺直数字频率合成（dds）是一种新型的频率合成技术，它代表了频率合成技术数字化进展的新方向。但是，dds所固有的杂散和噪声，并且在频率上升时杂散和噪声也随之增强，使它的应用范围有一定的限制。所以如何削减dds输出中的杂散和噪声成分是当今dds讨论中的核心问题之一。本文所介绍的颤动注入技、平衡dac结构以及关于rom幅度表压缩的几种算法，都能有效地削减dds输出信号中的杂散。尤其当要求得到既有高的频率辨别率，又有较快的转换速度和较低噪声的高频甚至微波