同步突发静态RAM_SBSRAM_及其在DSP系统中的应用

1、李瑛,等:同步突发静态RAM (SBSRAM 及其在DSP 系统中的应用18期同步突发静态RAM(SBSRAM及其在DSP系统中的应用李瑛1,2高伟1刘文1,2(中国科学院西安光学精密机械研究所1,西安710068;中国科学院研究生院2,北京100039摘要介绍了同步突发静态RAM 的特点及结构,并就其与DSP (digital signal processor 的接口信号、控制寄存器、读写操作、时序设计、数据访问时的等待状态等进行了讨论。最后给出了一个SBSRAM 在视频跟踪处理系统中的应用实例以及对DSP 与SBSRAM 接口进行初始化的代码。关键词同步DSP 半速时间裕量中图法分类号TN

2、941;文献标识码A2006年5月17日收到第一作者简介:李瑛(1978,女,中国科学院西安光机所硕士生。E-mail :llyyforever 。第6卷第18期2006年9月1671-1815(200618-2845-04科学技术与工程c 在视频图像处理系统中,帧存(frame buffer 或frame store buffer 是非常重要的一个组成部分。长久以来,图像系统保持了“面向帧存”这一主体结构。在这种结构里,从A/D 来的图像可以存入帧存;帧存的图像可以实时显示;计算机或其他处理器访问帧存,或对帧存图像进行处理等等。用来构成图像帧存的存储芯片种类较多,有DRAM (dynamic

3、 random access memory 、双口RAM (dual port RAM 、SRAM (static RAM 、FIFO 等。然而在高速图像处理系统中,这些存储体有的速度显得不够快,有的则显得控制过于复杂,有的则存储容量太小。SBSRAM (Synchronous Burst Static RandomAccess Memory 是一种同步突发式静态RAM ,在结构上分为flow through 和pipeline 两种类型,其优点在于读写速度高,而且是静态RAM ,不需要刷新。同时采用SBSRAM 可以减少器件所占用的板上面积。SBSRAM 采用CMOS 技术并提供节电模式,以

4、降低功耗。因此用SBSRAM 作为图像处理系统的帧存将是一个不错的选择。TI 的TMS320C6000第一次提供了对工业标准的SBSDRAM 的支持(限于pipeline 结构的SBSRAM ,因此在C6000的高速图像处理系统中采用SBSRAM 将可以很好地与高速的DSP 配合,解决实时性问题。1SBSRAM 的特点及结构1.1SBSRAM 的特点SBSRAM 速度快,功耗低,所有输出和输入均与TTL 兼容,其特点还包括:单独的字节写控制功能(BYTE WRITE ;三个片选信号提供扩展功能;可控时钟,地址和数据I/O 锁存;内部写信号具有单独的节拍;输出锁存;提供休眠模式以减少功耗;可选的

5、突发模式,包括线性(Linear 突发和交叉(Interleaved0突发模式9;自动节电(power-down 状态。1.2SBSRAM 的体系结构SBSRAM 内部集成SRAM 核、同步外围电路和一个突发计数器。所有的同步输入都通过由输入时钟正沿触发的寄存器。同步输入包括:地址信号、数据输入、片选、突发控制信号、字节写使能、全局写使能。异步输入包括:输出使能、数据输出、SNOOZE 使能、时钟。SBSRAM 的突发模式信号设置器件采用线性突发模式或交叉突发模式。数据输出由输出使能信号控制。突发操作可由地址状态处理器(ADSP 或科学技术与工程6卷地址状态控制器(ADSC初始化。SBSRAM

6、内部可产生连续的突发地址。2SBSRAM在DSP系统中的应用TMS320C6000系列提供了对工业标准的SBSRAM的支持(限于pipeline的SBSRAM,可以非常方便地与SBSRAM接口,SBSRAM的工作速度为1×或(1/2×CPU时钟。2.1接口与控制寄存器图1是DSP的EMIF与SBSRAM接口控制信号框图。对于SBSRAM器件而言,当片选信号有效时, SBSRAM在时钟的上升沿锁存其他控制信号,决定存储器的操作。C6201/C6701的SBSRAM接口是工作于非突发模式的。对于C6201/C6701:CLK=SSCLK。对于C6202:CLK=CLKUT2。对

7、于C6211/C6711:CLK= ECCLKOUT。在DSP的EMIF的控制寄存器中,与SBSRAM有关的控制域描述如表1。SSCEN=1表明SSCLK可用,驱动SBSRAM。SSCRT=0表明SBSRAM为半速即SSCLK=(1/2×CLKOUT1,SSCRT=1表明SBSRAM为全速即SSCLK=CLKOUT1。MTYPE=100表明32bit SBSRAM分配在DSP地址空间CE2上。CEx空间寄存器的其余位与SBSRAM无关。2.2SBSRAM操作接口SSCLK时钟可配置为两种工作速度:全速(SSCLK=CLKOUT1和半速(SSCLK=(1/2×CLKOUT1。

8、图2、图3示出了在半速工作时SBSRAM 进行4个子读写的时序图,每次读写操作都向SBSRAM送入一个新的地址。在读操作的第一个数的读取时,会有一个2个时钟周期的初始化延迟,此 后的数据读取都在单周期内完成。2.3时序设计 将SBSRAM用于DSP系统中时必须保证其时序参数满足C6000EMIF的要求。在分析接口时序时需计算“富裕时间”tm agin的大小,这是在考虑了器件手册提供的最坏情况之后得到的时序上的一个裕量。总的来讲,读操作和写操作对tm agin的要求是不同的。对于输出信号,所要求的时间裕量tm agin是最小的,这是与由于时钟和控制/数据是从C6000输出到SBSRAM的。因此,

9、时间裕量t m agin必须考虑由于负载效应和走线长短引起的时钟信号和控制/数据信号的相位差。2.4TMS320C6201进行数据访问的等待周期不同的存储器类型所需要的外部存储器访问时间各不相同。CPU可能在访问外部存储器时被阻塞不同的时钟周期。由于存储器控制器到EMIF的流水特性,此时当CPU进行数据访问时会在流水过程中插入等待状态。这种等待状态只对CPU访问(LD 图1SBSRAMG与DSP的EMIF接口表1SBSRAM控制器控制位全局控制寄存器CEx空间控制寄存器描述SSCEN SSCLK输出使能SSCRT SSCLK速率选择MTYPE存储器类型设置图2SBSRAM读图3SBSRAM写2

10、846李瑛,等:同步突发静态RAM(SBSRAM及其在DSP系统中的应用18期和ST指令有效,不影响CPU的程序存取和外部存储器的DMA传送。从SBSRAM的单次加载(LOAD操作,如果SSCLK=CLKOUT1则插入13个CPU等待周期;如果SSCLK=(1/2×CLKOUT1则插入17个CPU等待周期。向SBSRAM的单次存储(STORE操作,如果SSCLK= CLKOUT1则插入6个CPU等待周期;如果SSCLK= 1/2×CLKOUT1则插入8个CPU等待周期。在两个连续的加载或存储操作之间不再加入额外的等待周期。并行的加载/存储操作被DMEMC(Data MEMO

11、RY Controller顺序处理。例如,两个并行的加载操作将需要28个CPU等待周期。同样,加载操作之后进行存储操作所需要的CPU的等待周期是二者各自所需要的CPU等待周期的总和。2.5SBSRAM与C6201构成视频跟踪处理器该视频跟踪处理器主要用于视频目标的测量跟踪和警戒报警等。该系统本身也就是一种高性能的视频图像处理机,因此它也可用作其他的一些实时图像处理。该视频跟踪处理器以单片C6201为核心,包括FLASH MEMORY,双口RAM,SBSRAM,CPLD等模块。由于电视图像的两帧图像之间的间隔只有40ms,因此一帧图像的存取和处理只有40ms的时间。对于一幅256×25

12、6的数字图像,其像素数就有65536个。在这40ms时间内还需进行滤波、图像阈值求取、图像二值化、求取形心,所以总希望在像素存取上所耗费的时间越少越好,因此选用高速的SBSRAM作为此系统中DSP的外部存储器。本视频处理器采用形心跟踪算法。视频信号经A/D转换为数字图像后送到视频跟踪器,数字图像数据在波门范围内依照控制器产生的地址,按照一定的顺序存入双端口存储器RAM。当波门内的数据全进入双口RAM中后,双口RAM中的图像数据数字通过DMA传输进入DSP的外部存储器SBSRAM,DSP 对SBSRAM中的图像数据进行预处理,之后求取一阈值,根据该阈值对数字图像进行二值化,分割出目标。然后根据分

13、割后的图像数据,计算出目标的形心。该形心数据一方面送到控制计算机,另一方面用线性预测法计算出下一帧的波门位置数据和波门大小数据,并把数据送到跟踪器的控制器,然后DSP返回进入下一帧的判断和处理。控制器将根据新的波门数据获取下一帧波门内的图像数据。如此循环往复,即实现对目标的捕获跟踪。视频跟踪器的硬件构成如图4所示。以下是DSP的有关SBSRAM部分的初始化。#includeemif.h./*Other User Code*/./*Get default values for all EMIF registers*/unsigned int g_ctrl=GET_REG(EMIF_GCTRL;u

14、nsigned int ce0_ctrl=GET_REG(EMIF_CE0_CTRL;unsigned int ce1_ctrl=GET_REG(EMIF_CE1_CTRL;unsigned int ce2_ctrl=GET_REG(EMIF_CE2_CTRL;unsigned int ce3_ctrl=GET_REG(EMIF_CE3_CTRL;unsigned int sdram_ctrl=GET_REG(EMIF_SDRAM_CTRL; unsigned int sdram_ref=GET_REG(EMIF_SDRAM_REF;/*Set Global Control-Enable CL

15、KOUT2,SDCLK,and SSCLK*/*Disable CLKOUT1*/*Set for(1/2×SBSRAM interface*/RESET_BIT(&g_ctrl,SSCRT;SET_BIT(&g_ctrl,CLK2EN;RESET_BIT(&g_ctrl,CLK1EN;SET_BIT(&g_ctrl,SSCEN;SET_BIT(&g_ctrl,SDCEN;/*Configure CE2as SBSRAM*/LOAD_FIELD(&ce2_ctrl,MTYPE_32SBSRAM,MTYPE, MTYPE_SZ;/*Sto

16、re EMIF Control Registers*/emif_init(g_ctrl,ce0_ctrl,ce1_ctrl,ce2_ctrl,ce3_ctrl,sdram_ctrl,sdram_ref;./*Other User Code*/图4 视频跟踪器结构框图2847科学技术与工程6卷Synchronous Burst Static RAM (SBSRAM and Application in DSP SystemLI Ying 1,2,GAO Wei 1,LIU Wen 1,2(Xi'an Institute of Optics and Precision Mechauics

17、,Chinese Aeademy of Sciences 1,Xi an 710068;Graduat School of CAS 2,Beijing 100039Abstract The features and the structure of synchronous burst static random access memory are introduced.Signals of interface ,control registers ,reading and writing operations ,timing design ,wait-state accessing SBSRA

18、M are discussed as well.At last ,an SBSRAM application in video tracking and processing system is presentedfollowed by the initial code about the interface between DSP and SBSRAM.Key words synchronization DSP half-speed time-margin 3结语同步突发静态RAM 为DSP 、嵌入式处理器、RISC 和ASIC 等应用提供了可选的高速静态存储器,虽然这些引用是为异步存储器而

19、设计的,但是可被修改并采用SBSRAM 来减少器件在板上所占的空间。参考文献11Mb :64K ×18,32K ×32/363.3V I/O ,Pipelined ,SCD SyncBurst SRAM.Micron Technology ,Inc.,199922Mb :128K ×18,64K ×32/36Flow-Through SyncBurst SRAM.Micron Technology ,Inc.,20003Mos Integrated Circuit PD4442162,4442182,4442322,4442362.NEC Corpora

20、tion ,20004TMS320C6000EMIF to External SBSRAM Interface.TexasInstruments Incorporated ,19995High Speed Memory Design Techniques.Micron Technology ,Inc ,19996Syncburst (T M SRAMs In DSP Applications.Micron Technology ,Inc ,19997Designer's Notebook.Wait States on TMS320C6201CPU DataAccesses Versus Various Memory Types.Texas InstrumentsIncorporated ,19998任丽香,马淑芬,等.TMS320C6000系列DSPS 的原理与应用.北京:电子工业出版社,2001科学技术与工程是2001年创刊的综合性自然科学的学术性