具有整点报时与校时功能的数字钟系统设计说明

1、. . . 本科毕业设计论文题目：具有整点报时与校时功能的数字钟系统设计55 / 64摘要现代社会的快节奏生活让人们对时间观念越来越重视，对时间的精确性要求也越来越高，这就催生了数字电子时钟的飞速发展。数字钟就是采用数字电路来实现对“时”、“分”、“秒”数字显示的计时装置。数字钟的精度、稳定度都优于老式机械钟。本次设计利用中规模器件实现数字时钟系统，由555定时器构成多谐振荡电路产生振荡脉冲由计数器计数再经译码器译码后产生驱动数码显示器的信号，使数码显示器呈现出“时”“分”“秒”对应的计时数字；电路还增加了校正电路和整点报时电路，对时钟进行校时和校分，使其准确的工作，在整点的时候发出警报。数字

2、钟与扩大其应用，有着非常现实的意义。在此次设计中，应用Protel99se软件进行相关电气原理图的绘制和PCB的制作，采用了74LS系列的芯片实现数字钟的计时、译码各部分功能，辅助以必要的电路，实现高效、准确、使用简便的数字电子时钟系统。本次对数字时钟的研究，使我对数字电子技术有了更深刻的了解和掌握，更促进了我对理论知识和实践相结合的认识，为以后在专业上的发展奠定了基础。关键词:数字时钟，数字电路，中规模器件ABSTRACTThe fast rhythm of social life now let people take more and more attention to the conc

3、ept of time, the accuracy of time requirements also more and more high, this has given rise to the rapid development of digital clock. Digital clock is a digital circuit is used to realize the hour” minute” second” digital display timer. The digital clock precision, stability is superior to the old

4、mechanical clock. This design using MSI devices to achieve a digital clock system, is composed of 555 timer composition multivibrator circuit oscillation pulse is counted by the counter and decoder produces driving digital display signal, the digital display shows "hour", " minute&quo

5、t;, "second" corresponding to the digital timing; circuit also increases the correction circuit and the whole point timekeeping circuit, the clock, school and school, make its accurate work, when the whole point of alerts.In the design, application Protel99se software related electrical sc

6、hematic drawing and PCB production. Using a series of 74 chips implementation of digital electronic clock timing, decoding function of each part, auxiliary to the necessary circuit, efficient, accurate and easy to use digital electronic clock system. The study of the digital clock, so I have a more

7、profound understanding and grasp of digital electronic technology, but also to promote the understanding I of theoretical knowledge and practical combination of, laid the foundation for the future development of the professional.KEY WORDS: Gigital clock, Gigital circuit, Medium scale components目录摘要I

8、ABSTRACTI1绪论11.1课题背景11.2选题的目的和意义11.3主要工作12数字时钟系统的工作原理12.1数字时钟设计的基本要求12.2数字时钟的工作原理13数字时钟系统的设计13.1振荡电路的设计13.2分频电路的设计13.3时分秒计时电路的设计13.4译码显示电路的设计13.5校时校分电路的设计13.6整点报时电路的设计14数字时钟系统的绘制、制作和调试14.1数字时钟的绘制过程14.2数字时钟的制作过程14.3数字时钟的调试过程和问题总结15总结与展望15.1设计的结论与感想15.2设计的不足与展望1致1参考文献1外文翻译11绪论数字钟是一种用数字集成电路或专用芯片做成的计时器，

9、即利用数字电路技术来实现对时、分、秒计时和控制的电子装置，与传统的机械时钟相比而言，数字钟具有更高的精确性和直观性，由于数字集成电路的发展和的相关芯片的广泛使用，并且数字钟无机械装置，也具有更长的使用寿命，这些优点使得数字钟的使用围远远的超过了老式钟表，而且极大的扩展了钟表原先的具有报时功能，如定时自动警报功能、按时响铃、对程序的自动控制、定时广播、定时通断动力设备、甚至用于各种电气设备的定时自动启用等。而钟表的数字化是所有这些功能实现的基础，钟表的数字化给人们生产生活带来了极大的方便，现如今，数字时钟广泛使用于家庭、办公室、码头、车站等许多公共场所，成为人们日常生活中不可或缺的必需品，因此，

10、研究数字时钟系统并扩大其应用，有着非常现实而且积极深远的意义。1.1课题背景现如今，在科学技术的快速发展和市场需求扩大化的引领下，数字电子技术迅速被推广和普与，数字电子技术的应用领域也越来越广泛，数字电子技术的成果已经逐渐成为了全球信息化进程的主导。数字电子技术的研究对象主要为各种集成器件和逻辑门电路的功能和应用，逻辑门电路、时序电路的分析设计、集成芯片各管脚的功能等。电子技术可以细分为数字电子技术和模拟电子技术，就使用的逻辑器件而言，已经从二十世纪四十年代的电子管、二十世纪五十年代的晶体管和二十世纪六十年代的小规模集成电路，再从中等规模电路到大规模集成电路，直到如今已发展到了超大规模的集成电

11、路。近年来又衍生出了可编程逻辑器件，由此为数字电路设计提供了更加完善方便的器件设计过程和方法，而如今可编程逻辑器件还在不断的发展演变。半导体技术的大力发展更是推动了PC机等电子设备的广泛使用。作为当今电子时代的中坚支撑技术，数字电子技术在全球电子信息化的进程中起着巨大且不容忽视的推动作用。电子钟是人们日常生活中最常用的计时工具，由于数字集成电路技术的发展和采用的先进技术，使数字钟具有走时准确、重量轻、结构简单、性能稳定、集成电路体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备和日常生活中被广泛使用。本次设计就是用数字集成电路和一些简单的逻辑门电路来设计一个简单的数字时钟系统，使其具有

12、对时间的显示、校对和整点报时功能。 1.2选题的目的和意义1.2.1实际应用意义数字钟从原理上来讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强大，并且也发展出了多种专门的中规模集成电路以与大型规模集成电路可供使用者选择。多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、校正与报时作用，并且有走时准确、显示直观、精度、稳定等优点。本次数字时钟的设计以数字电子为主，分别对秒信号源、计时显示整点报时与校时电路分别进行设计，然后将它们组合完成时、分、秒的显示并且有校准和整点报时的功能，该电路主要使用集成芯片如74ls4

13、8、74ls90、NE555、LED数码管与各种门电路和基本的触发器等，电路系统使用电池供电，很适合在日常使用。 1.2.2学习指导意义经过了对数字电路设计的系统学习了解，特别经过了关于组合逻辑电路与时序电路部分的学习，借由本次设计的机会，充分将所学的知识运用到实际中去，实际了解了数字时钟的工作原理和设计方法；学习掌握各种常用集成芯片的逻辑功能、选型与使用方法；学习计数器级联设计、数字系统的设计、测试方法，熟悉集成电路的引脚安排，详细了解面包板结构与其接线方法，学习使用Protel99se软件制作电气原理图并绘制PCB板，掌握数字电子技术的基本要领。 1.2.3选题目的本次

14、设计不仅是我对数字电子技术的初期探索和实践，也是和新型高科技接轨的一种直接途经。再者，由于定时器部分的结合，使数字时钟更加现代化。针对所需设计的数字时钟系统，我查阅了大量的相关文献资料，也学到了很多关于数字电路方面的专业知识，并且更加巩固和掌握了大学中所学到的课本知识，使自己对数字电子技术有了更完善的认识和了解。1.3主要工作本文的研究容主要是对具有校时与整点报时功能的数字时钟的设计。主要的工作容包括以下两方面：(1）进行数字时钟电路的研究，熟悉数字时钟的原理和设计流程，学习电子元器件的选型和使用。(2）学习绘制数字时钟的设计结构框图、电气原理图、PCB版图、元器件布局图等图表；从数字时钟的工

15、作原理出发,应用逻辑芯片对数字时钟进行总体设计，根据图表搭建电路和调试电路。通过试验，验证数字时钟所实现的功能。并对其性能和其他时钟进行试验对比。2数字时钟系统的工作原理2.1数字时钟设计的基本要求（1）具有显示时分秒的功能；（2）具有自动整点报时的功能；（3）具有设置的功能。（4）具有校时校分的功能。数字钟是一个显示“时”“分”“秒”的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和整点报时功能。因此，一个基本的数字钟电路主要由振荡电路、“时”，“分”，“秒”计数器、译码显示器、校时电路、整点报时电路组成。数字钟实际上是一个对标准频率（1HZ）进行计数的计

16、数电路。由于接通电源或时钟走时出现误差时，需要人为干预对时分进行时间校准，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。另外作为数字时钟，也需要一些人性化的附加功能，所以增加了整点报时功能，在整点时通过蜂鸣器发出警报。2.2 数字时钟的工作原理针对本次设计要求，绘出数字时钟结构框图如图2-1所示。图2-1 数字时钟结构框图2.2.1 振荡电路振荡电路由555定时器和RC电路组成的多谐振荡器给数字时钟提供一个频率稳定准确的1kHz的方波信号，可保证数字钟的走时准确与稳定。不管是指针式的电子钟还是数字显示的电子钟大都使用了555多谐振荡器。2.2.2 分频器电路分频器电路

17、用三片74LS90芯片将1kz的高频方波信号经3次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也是计数器。2.2.3 计数器电路时间计数电路由一个秒个位计数器和秒十位计数器、分个位计数器和分十位计数器与时个位计数器和时十位计数器电路构成，秒计数器和分计数器分别由一片74LS20和两片74LS160芯片组成，为60进制计数器；时计数器由一片74LS10和两片74LS160芯片组成，为24进制计数器。2.2.4 译码显示电路译码驱动电路是利用六片74LS48芯片将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管通常有发光二极管

18、（LED）数码管和液晶（LCD）数码管，本设计使用的为和74LS48配合应用的七段共阴极LED数码管。2.2.5 校时校分电路校时校分电路是在需要校时的时候把秒脉冲直接送到分计数器或时计数器的输入端，让它们在校分或校时的时候，按秒的周期进行计数而不是按六十秒或六十分的周期计数。再通过用开关控制它们的使能即可实现校时校分。2.2.6 整点报时电路整点报时电路的工作方式是，在59分51秒开始响一声持续一秒的1000HZ的声音，然后每间隔一秒再响一声一样的声音，四响声后，再间隔一秒响一声500HZ的响声，因此最后一响结束的时候便是整点。即00分00秒。整点报时选择用不同的门电路构成合适的逻辑设计，把

19、1000HZ和500HZ的脉冲信号按照设计好的报时方式的规定送到报响信号放大电路放大后推动蜂鸣器发出声音，便达到了设计目的。3数字时钟系统的设计如前所述，数字时钟系统的结构可分为六个部分，由振荡电路、分频电路、计数电路（分为秒计数电路、分计数电路、时计数电路）、译码显示电路以与附加功能电路（校时校分电路、整点报时电路）组成。在本章将针对每个部分进行具体设计。3.1 振荡电路的设计振荡电路是计时器的核心，振荡电路的稳定度和频率精度将直接的影响计时器的精确和稳定。本次设计采用常见的555定时器与RC元件组成多谐振荡器来产生高频信号作为整个电路的初始信号。振荡器的频率越高，计时的精度也就越高。3.1

20、.1 555定时器的部结构和功能555定时器是一种模拟电路和数字电路相结合的中规模集成电路，由555定时器构成的多谐振荡器是一种常用的矩形波发生器，也被称为无稳态触发器，不需要外加出发脉冲就能输出一定频率的矩形脉冲（即自激振荡）。555定时器其管脚排列如图3-2与部结构如图3-3所示。图3-2 555定时器管脚排列图图3-3 555定时器的部结构图它由分压器、比较器、基本 RS触发器和放电三极管等部分组成。分压器由三个 5 K的等值电阻串联而成。分压器为比较器 C1、 C2提供参考电压，比较器 C1的参考电压为 2/3VCC，加在同相输入端，比较器 C2的参考电压为 1/3 VCC，加在反相输

21、入端。比较器由两个结构一样的集成运放 G1和G2组成。高电平触发信号加在 G1的反相输入端，与同相输入端的参考电压比较后，其结果作为基本 RS触发器RD端的输入信号；低电平触发信号加在 G2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本 RS触发器SD 端的输入信号。基本 RS触发器的输出状态受比较器 G1和G2的输出端控制。555时基电路的功能表如表3-1所示。表3-1555时基电路的功能表输入输出高电平触发端TH低电平触发端TR复位（）输出U0放电管VT状态XX00导通<VCC<VCC11截止>VCC>VCC10导通<VCC>VCC11截止3

22、.1.2 多谐振荡器的设计原理由 555定时器组成的多谐振荡器如图所示，其中 R1、R2和电容 C1、C2为外接元件。电容充电时，定时器输出 UO=1，电容放电时,UO =0,电容不断地进行充、放电，输出端便获得矩形波。多谐振荡器无外部信号输入，却能输出矩形波，其实质就是将直流形式的电能变为矩形波形式的电能。图3-4 多谐振荡器图3-4是由555定时器组成的多谐振荡器。R1、R2、R3、C1和C2是其外接元件。端接高电平VCC,CON管脚接0.01uF的C2电容防止滤波,THR脚与TRI直接相连，电源通过R1、R2和R3电阻向C1电容充电，再由C1经R3向DIS端放电使电路产生振荡，即可得到频

23、率1 kHz的方波，如图3-5所示。本次设计中需要有多谐振荡器产生振荡频率1kHz的方波，微调R2即可调整输出频率。图3-5 振荡电路产生波形3.2 分频电路的设计分频器能将高频脉冲变换为低频脉冲，它的功能主要有：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。分频可由计数器来完成。用计数器作分频器，就要按进制数进行分频。本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行多级分频。这里所采用的分频电路是由3个十进制计数器74LS90来构成的3级1/10分频。3.2.1 74LS90芯片

24、的部结构和功能74LS90是一种十进制计数器，由四个主从触发器和用作除二计数器与计数周期长度为除五的三位二进制计数器所用的附加选通所组成,有选通的零复位和置9 输入。为了利用本计数器的最大计数长度（十进制），可将CLK1输入同Q0 输出连接，输入计数脉冲可加到输入CLK0 上，此时输出就如相应的功能表上所要求的那样，在Q3 输出端处产生对称的十分频方波。74LS90的引脚图和部逻辑电路图分别如图3-6、图3-7所示，它的引脚功能表如表3-2所示。它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中FA触发器构成一位二进制计数器；FD、FC、FB构成异步五进制计数器，在74LS9

25、0计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。 图3-6 74LS90引脚图图3-7 74LS90部逻辑电路图表3-2 74LS90引脚功能表管脚功能管脚功能1清零9置数信号2计数脉冲10使能3置数输入11计数输出4置数输入12计数输出5置数输入13计数输出6置数输入14计数输出7使能15进位输出8接地16电源其工作方式选择表如表3-3所示。BCD计数顺序如表3-4所示。表3-3 74LS90的工作方式选择表复位输入输出R0（1）R0（2）R9(1)R9(2)QDQCQBQAHHLXLLLLHHXLLLLLXXHHHLLHXLXL计数器LXLXLXXLX

26、LLXH=高电平，L=低电平，X=不定 表3-4 74LS90的BCD计数顺序表输出计数QDQCQBQALLLL0LLLH1LLHL2LLHH3LHLL4LHLH5LHHL6LHHH7HLLL8HLLH9H=高电平，L=低电平3.2.2 分频器的设计原理本次设计分频器的作用是对振荡电路产生的频率1 kHz的方波进行三级分频使其成为频率1 Hz的方波作为计数器的输入。分频器电路图如3-8所示由振荡器的1000Hz高频信号从U2的14端输入，经过3片74LS90的三级1/10分频，就能从U4的11端输出得到标准的秒脉冲信号。分频后波形如图3-9所示。实现分频的关键在于计数后产生的上升沿触

27、发信号触发下一个芯片,R0（1）和R0（2）为复位端，由计数端控制，R9（1）和R9（2）始终接地，送复位信号时要使信号同时到达两个复位端。复位信号传输中与、非等门电路都会延迟信号，所以这个过程中门电路一致，计数很大时，用多个74LS90级联实现。图3-8分频器电路图3-9 分频后波形图3.3时分秒计时电路的设计由分频器输出时基脉冲秒信号，就可以分别设定60进制和24进制计数器来作为“秒”“分”“时”的计数器，分别输出“秒”“分”“时”信号。“秒”和“分”计时电路都是60进制计数器，可由一级十进制计数器和六进制级联而成。本次设计采用两片集成十进制计数器74LS160和一片74LS20连接而成，

28、利用反馈清零法实现60进制计数。“时”计时电路为24进制计数器，设计方法与60进制计数器电路一样；采用两片集成十进制计数器74LS160和一片74LS10连接而成。3.3.1 74LS160 芯片、74LS10芯片和74LS20芯片的部结构和功能3.3.1（1）74LS160 同步十进制计数器（直接清零）74LS160同步可预置十进计数器是由四个 D型触发器和若干个门电路构成，其部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。其管脚图如图3-10所示。图3-10 74LS160的管脚图因为该电路有全独立的时钟电路，所以直到时钟发生为止，改变工作模式的控制输入（使能 ENP、ENT或

29、清零）都没有什么影响。计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。其工作方式如下表3-5所示。表3-5 74LS160的工作方式选择表输入工作模式清零置数使能时钟ENTENPCLKLXXXX清零HLXX置数HHHH计数HHLXX保持HHXLX保持H=高电平，L=低电平，X=不定3.3.1（2）74LS10与非门电路74LS10是一个三3输入与非门集成电路，逻辑表达式为Y=。其管脚图如图3-11所示，功能表如表3-6所示。图3-11 74LS10管脚图表3-6 74LS10的功能表输入输出ABCYXXLHXLXHLXXHHHHLH=高电平，L=低电

30、平，X=不定3.3.1（3）74LS20与非门电路74LS20是一个双四输入与非门集成电路，其逻辑表达式为Y=。它的管脚图如图3-12所示，功能表如表3-7所示。图3-1274LS20的管脚图表3-7 74LS20的功能表输入输出ABCDYXXXLHXXLXHXLXXHLXXXHHHHHLH=高电平，L=低电平，X=不定3.3.2计时器的设计原理有了“秒”信号，则可根据60 秒为1 分，60 分为1 小时，24 小时为1 天的进制，分别选定“秒”、“分”、“时”的计数器。在“秒”计数器中，因为是60 进制，即有60 个“秒”信号，才能输出一个“分”进位信号。若用十进制数表示需要两位十进制的数（

31、个位和十位），这样，“秒”个位应是十进制，“秒”十位应是六进制，这样才符合人们计数的习惯。将来也便于应用8421 码译码显示电路，本次设计中“秒”计数器中用两个十进制计数器的集成片组成，然后再采用反馈归零的方法使“秒”十位变成六进制，以使个位、十位合起来实现60 进制。个位与十位计数器之间采用同步级连方式，将个位计数器的进位输出控制端TC接至十位计数器容许端CEP、CET，完成个位对十位计数器的进位控制。选择十位计数器Q2与Q0和个位计数器Q3和Q0做反馈端，经与非门输出控制LDN置数端，接成六进制计数形式。当计数器状态为59时，重新置数00，并输出一进位。分钟部分电路与秒钟部分相似，当计数器

32、状态为59时，重新置数00，并输出一进位。  分计数器的连接方法与秒计数器一样，分计数器向时计数器送进位脉冲。秒、分的六十进制计数器的构成如图3-13所示。 图3-13秒、分的六十进制计数器的构成图由两片74160组成级联也能实现24进制转换的同步递增计数器，个位与十位计数器均为十进制计数形式，采用同步级连方式。选择十位计数器的输出端QB和个位计数器的输出端QC作为反馈，可实现24进制递增计数。二十四进制计数器，因为也是用两个74LS161集成块来实现的，所以方法与二十四进制计数器小异，只是其要求个位是十进制，状态变化在00001001间循环，十位是二进制，状态变

33、化在00000010间循环，显示为023时。 其原理为由分计数器送来的进位脉冲送入时个位计数器，电路在分进位脉冲的作用下按二进制自然序依次递增1，当计数到24，这时小时个位输出0100（也就是4），小时十位输出0010（也就是2），小时十位计数器只有Q3端有输出，小时个位计数器只有QB端有输出，将Q3、Q2端接一个二输入与非门，与非门输出一路先送入十位计数器的清零端然后取反送入或非门的另一个输入端，输出接小时个位计数器的清零端，其每10小时清零并向小时十位计数器送进位脉冲，当十位输出为二，小时个位输出为四时，将整个电路清零，完成24小时的显示的功能。二十四进制计数器的构成如图3-14

34、所示。3-14二十四进制计数器的构成图3.4译码显示电路的设计译码驱动电路是将“秒”、“分”、“时”计数器输出的8421BCD 码进行编译，转换为数码管需要的逻辑状态，驱动LED-7 段数码管显示，并且为保证数码管正常工作提供足够的工作电流。若将秒、分、时计数器的每位输出分别与相应七段译码器的输出端连接，在脉冲的作用下，便可进行不同的数字显示。由于使用的译码器74LS48 输出端高电平有效，所以选择共阴极的数码管来与之搭配。译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二十制译码器和BCD7段译码器、显示模块用

35、来显示计时模块输出的结果。3.4.1 74LS48芯片和七段共阴极数码管的结构和功能3.4.1（1）74LS48芯片74LS48译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器74LS48，用74LS48把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。 74LS48功能表如表3-8所示，其管脚如图3

36、-15所示。表3-8 74LS48的功能表显示输入/输出/LT/RBIDCBAabcdefg10123456789101112131415HXLLLLLLLLHHHHHHHHLLLLHHHHLLLLHHHHLLHHLLHHLLHHLLHHLHLHLHLHLHLHLHLHHHLHHLHLHHHLLLHLLHHHHHLLHHHLLHLLLHHLHHHHHHHLHLLLLHLHHLHHLHLHHLHHLHLHLLLHLHLHLLLHLHLLLHHHLHHLLHHHLLLHHHHHLHHHHHHHLHXHHXHHXHHXHHXHHXHHXHHXHHXHHXHHXHHXHHXHHXHHXHBIXXXXX

37、XLLLLLLLL2RBIHLLLLLLLLLLLLL3LTLXXXXXHHHHHHHH4H=高电平，L=低电平，X=不定图3-15 74LS48的管脚图3.4.1（2）共阴极七段数码管共阴极七段发光数码管由七只发光二极管构成阿拉伯数字“8”字的七个笔划，每个发光管的阳极单独引出成为a、b、c、d、e、f、g七个引脚，全部发光管的阴极接在一起构成公共阴极k。其管脚图如图3-16所示。图3-16 共阴极七段数码管的引脚图将所有数码管的8个显示笔划“abcdefgdp”的同名端连在一起，另外为每个数码管的公共极COM增加位选通控制电路，位选通由各自独立的I/O线控制，当输出字形码时，所有数码管都接

38、收到一样的字形码，但究竟是那个数码管会显示出字形，取决于译码器对位选通COM端电路的控制，所以我们只要将需要显示的数码管的选通控制打开，该位就显示出字形，没有选通的数码管就不会亮。3.4.2译码显示电路的设计“时”、“分”、“秒的译码和显示电路完全一样，均使用七段显示译码器74LS248直接驱动七段共阴极LED数码管。由74LS48和LED七段数码管组成的数码显示电路如下图3-17所示。将“时”、“分”、“秒”计数器的每一位输出分别与七段译码器的输入端相接，便可进行不同数字的显示。图3-17 由74LS48和LED七段数码管组成的数码显示电路3.5校时校分电路的设计当数字钟的指示同实际时间有出

39、入时，就需要对其校准，校时基本原理是将“秒”信号直接引入“分”计数器，同时将“时”计数器置0，让“分”计数器快速计数，在“分”的指示调到需要的数字后，再切断“秒”信号，校“时”电路也是按此方法让“秒”信号输入“时”计数器，同时让“分”计数器置0。快速改变“时”的显示，直到等于需要的数字为止。对校时电路的要，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。本次设计采用“快校时”形式，校时电路和校分电路分别使用一个74LS51芯片和两个74LS00芯片接电阻和开关实现功能。3.5.1 74LS51芯片和74LS00芯片的结构和功能3.5.1（1）74LS51芯片74LS51

40、芯片为两组与或非门（正逻辑），一组是33输入端，一组是22输入端。其逻辑表达式为Y=。其管脚图如图3-18所示。图3-18 74LS51的管脚图3.5.1（2）74LS00芯片74LS00芯片为四组 2 输入端与非门（正逻辑），逻辑表达式为Y=。其管脚图如图3-19 所示，其功能表如表3-9所示。图3-19 74LS00的管脚图表3-9 74LS00的功能表输入输出ABYLLHLHHHLHHHLH=高电平，L=低电平3.5.2 校时校分电路的设计图3-20所示为校“时”校“分”电路。其中S1为校“分”用的控制开关，S2为校“时”用的控制开关。校时脉冲采用555多谐振荡器输出的1HZ脉冲，当S1

41、或S2分别为“0”时可进行校时。因为校时电路是由两个与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能产生抖动，接电阻R1、R2可以缓解抖动。图3-20 校“时”校“分”电路3.6整点报时电路的设计整点报时电路可设计为在整点前十秒时开始每隔1 秒鸣叫一次，鸣叫时长为1 秒，即59 分51 秒、53 秒、55 秒、57 秒、59 秒各鸣叫一次，到整点时共鸣叫5 次，鸣叫结束，正好是整点。5 次鸣叫中，前4次为低音( 500Hz) ，第5 次为高音( 1kHz) 。因为报时电路因未涉与到“时”，所以它只与“分”、“秒”计数器有关。“分”十位计数器输出端为D4、C4、B4、A4，“分”

42、个位计数器输出端为D3、C3、B3、A3，“秒”十位计数器输出端为D2、C2、B2、A2，“秒”个位计数器输出端为D1、C1、B1、A1。在报时时段，“分”十位、个位计数器和“秒”十位计数器的状态是不发生变化的，即D4C4B4A4 = 0101，D3C3B3A3 = 1001，D2C2B2A2 = 0101 保持不变，所以C4 = A4 = D3 =A3 = C2 = A2 = 1。只有“秒”个位计数器在正常计数，在51 秒、53 秒、55 秒、57 秒时，A1 = 1，D1 = 0，输出500 Hz 信号; 在59 秒时，A1 = 1，D1 = 1，输出1kHz 信号。综上所述，可得整点报时

43、电路如图3-21所示，报时电路采用蜂鸣器报时。整点报时电路的1000hz高频脉冲由独立的555多谐振荡器产生，而500hz的脉冲则由分频器引出。整个电路由几种与门电路芯片组成，简单易实现。这样的结构也使整点报时部分与时钟主要电路相独立，不会互相影响。而电路采用蜂鸣器报时，简单易操作。图3-21 整点报时电路4数字时钟系统的绘制、制作和调试4.1数字时钟的绘制过程4.1.1绘图软件Protel99se的介绍本次数字时钟系统的设计采用的是电气行业常用的Protel99se软件，Protel99se软件主要有原理图设计系统和PCB设计系统两大部分组成：（1）原理图设计系统，包括电路图编辑器（简称SC

44、H编辑器）、电路图元器件编辑器和各种文本编辑器。本系统的主要功能是绘制、修改和编辑电路原理图，更新和修改电路原路图元件库，查看和编辑有关电路图和元器件库的各种报表。正确设计完原理图后生成网络表，为PCB的设计打好基础。（2）PCB设计系统，包括印制电路板编辑器（简称PCB编辑器）、元器件封装编辑器和电路板组件管理器。本系统的主要功能是绘制、修改和编辑印制电路板，更新和修改元器件封装，管理电路板组件。最终完成PCB设计文件，用于电路板的生产。 4.1.2基于Protel99se软件的数字时钟系统的设计4.1.2（1）原理图的绘制原理图的绘制步骤：1、新建设计数据库。2、新建一个原理图。

45、3、新建元件。4、放置元件：（1）添加元件库。（2）放置元件。5、调整元件布局。6、元件标号。7、原理图连接。完成上面的所有步骤之后，开始连接原理图中的元件。8、放置电源和地。接着在原理图中添加电源和地符号。 9、放置网络标号。10、电气规则检查，最后绘制生成的原理图如图4-1所示。电气规则检查图如图4-2所示。图4-1在Protel99se中绘制的原理图图4-2 电气规则检查图4.1.2（2）PCB的绘制PCB的绘制步骤：1、建立PCB文件并确定电路板的尺寸。2、绘制PCB封装。3、生成网络表并导入PCB。4、元件布局。元件成功导入PCB后，就开始元件布局，通过手动调整后，元件重新布局。5、

46、设置布线规则。元件布局完成后，在手动布线之前，需要对布线规则进行设置。6、手动布线。7、设置规则检查。用设计规则来检查刚设计的电路板。8、补泪滴和覆铜。覆铜的基本规则是覆铜的网络一定要和地网络连接起来。9、生成元件清单。绘制的PCB如图4-3所示。图4-3 在Protel99se中绘制的PCB图4.2数字时钟的制作过程4.2.1面包板的简介面包板（集成电路实验板）是电路实验中一种具有多孔插座的常用插件板，专为电子电路的无焊接实验设计制造。面包板分为上下两个部分，上面部分一般是由一行或两行的插孔构成的窄条，行和行之间不电气连通。每5列插孔为一组，插入面包板上孔引脚或导线铜芯直径为0.40.6mm

47、。在进行电路实验时，可以根据实验电路的连接要求，在相应孔插入电子元器件的引脚以与连接导线等，使其与孔的弹性接触簧片接触，当能感觉到有轻微、均匀的摩擦阻力，在面包板倒置时，元器件能被簧片夹住而不脱落即可，由此连接成所需的实验电路。各种电子元器件可根据需要随意插入或拔出，免去了焊接，节省了电路的组装时间，而且元件可以重复使用，所以非常适合电子电路的组装、调试和训练。4.2.2数字时钟的实物制作本次设计使用面包板搭建电路，方便快捷，也更易于调试和后期改进。使用面包板搭建的电路如图4-4所示。图4-4 使用面包板搭建的数字时钟电路4.3数字时钟的调试过程和问题总结4.3.1数字时钟的调试过程在本设计中

48、，为了设计的顺利进行，我在面包板上进行了调试，因为电路太复杂，在进行了分步调试后，又对电路整体进行了进一步的整体调试，以确保最后能很好的完成其各部分功能。调试后就开始绘制PCB图，用来制印制板。因为PCB图先画，后经过反复考虑，对部分电路和整体布局进行了一些修改，更加适应实际的应用和后期调试改进。调试的步骤为：1.根据原理图和图38-11所示安装图，用常规工艺安装好电路。2确认安装无误后，接通电源，逐级调试：用示波器测量振荡器输出频率，调节微调电阻R2，使振荡频率为1000Hz。再逐级检测分频器输出的波形频率。3.将秒脉冲送入秒计数器，检查秒个位、十位是否按10秒、60秒进位。采用同样方法检测

49、分和时计数器。调试好时、分、秒计数器后，通过校时开关依次校准秒、分、时。数字钟正常走时。利用校时开关加快数字钟走时，调试整点报时电路。在现用电路调试中，振荡器输出频率为1kHz，用三片74LS90组成了三级十分频电路，在调试中我对振荡器输出的波形和每级分频分路进行了依次测试。在第一级分频后出现的脉冲信号为100Hz，经过第二级得到了10Hz的标准脉冲，这样一级级的分频，经过三次分频后得到了标准的1Hz脉冲信号。在计数电路部分的调试中，遇到了一些问题：（1）在秒计数电路部分的调试中顺利得到了结果，秒计数器的个位能准确以十进制形式计数；秒计数器的十位也能准确以六进制的形式计数；当秒计数器的个位计数

50、到9后自动向秒计数器的十位计数。（2）分计时电路调试的结果是：这部分的结果与秒计数电路部分的结果一样。（3）小时计数部分，这部分电路较复杂，在第一次焊接完成后的调试显示中，发现小时的十位没有变化，经过分析、检查发现74LS160的接地没有处理好，将3、4、5、6管脚全部接地后问题就得到了解决。在调试校时电路部分时，因为在整个电路的设计中，需要用到两个校时电路，两个校时电路的功能一样，它们不同的是在电路的设计时，所接的输入和输出不同，对这部分的长导线进行了加固，以免因为电路接触不良引起不必要的失误。调试的结果是：当开关至1档时，分计数电路，小时计数电路正常计数，当开关至2档时，校时电路进行校时。

51、只是有时松开按键时，较时数会有点误变化，经过仔细分析，确定是由于在按键时产生了抖动，所以接上了两个10k的电阻消除抖动。4.3.2数字时钟调试过程中遇到的问题总结由于不熟悉本设计电路构造，经常会有一些误操作导致不能得到想要结果，这里特此列举出一些常见问题与其解决办法。（1）调试时钟校正电路时，显示器显示数据不改变，且到60秒时分位依然不改变，解决办法：此时显示器显示的时间为闹钟时间，应切换显示开关，再调节校正按钮即可。（2）显示开关已切换至时钟显示，显示器显示数据依然不改变，分、时电路可以不能进位。解决办法：检查进位部分的连接线，尤其是接地和接电源部分。（3）定时电路可以正常定时，时钟电路也可

52、以正常计时，但当时钟到达定时时刻时，没有闹钟信号发出，扬声器没有声音，且此时整点报时也不起作用。解决办法：此时闹钟控制开关处于断开状态，把此开关闭合问题即得到解决。5总结与展望5.1设计的结论与感想此次的数字钟设计重点在于理论设计、对各种集成芯片的应用和电路本身的原理的熟悉,与电路的仿真和实际的连线，让我收获很大。也让我明白实际操作与单纯的课本知识有很大的差异。在此次的数字钟设计过程中,让我更进一步地熟悉了芯片的结构与掌握了各芯片的工作原理和其具体的使用方法。在连接六十进制与其进位输出和用555定时器构成多谐振荡器的接法中,熟悉了逻辑电路与其芯片各引脚的功能,在电路出错时能准确地找出错误所在并与时纠正，进一步地增强了实验的动脑、动手能力。让我体会到了学习知识时理论联系实际的重要性，也让我我知道了要完成一个课题的设计要涉与到许多方面的知识。上网查询和查阅相关书籍资料，不仅让我知道了大量关于数字钟设计的知识，更让我更深一步掌握了时序逻辑电路的功能，学会了解了做课程设计的一般步骤和设计中应注意的问题。另外，我还渐渐熟悉了Protel99se软件的各个功能，还在电脑制作文档的过程中，对办公软件也有了更进一步的了解和掌握。此次设计让我明白不论是在设计还是在今后的学习中，都应该有一种坚定不移不达目的不罢休的信念，只有这样才能达到自己的最终目标。成