西南民族大学《计算机组成原理》复习()

1、应答方式分为不 互锁、半互锁、全计算机组成原理 复习资料题型及分值分配：单选题：简答题：40分；24分；填空题：设计题：10分；计算题：6分;20分第三章：系统总线1、总线通信控制方式分类及各自特点(1) 同步通信：由统一时标控制数据传送(2) 异步通信：采用应答方式，没有公共时钟标准(3) 半同步通信：同步、异步结合(由统一时钟控制，允许传输时间不一致)(4) 分离式通信：充分挖掘系统总线每个瞬间的潜力2、系统总线带宽的计算(1) 定义：总线的数据传输速率，即单位时间内总线上传输数据的位数，单位用 MBps(2) 计算公式：总线带宽=(总线时钟频率/时钟周期数)X总线宽度(转换为B)(3)

2、例题：总线的时钟频率为8MHz 一个总线周期等于一个时钟周期，一个总线周期中 并行传送16位数据，求总线带宽。解答：总线带宽 =(8MHz/1)X( 16-8) B = 16MBps 3、总线传输周期的构成阶段(1) 申请分配阶段：主模块申请，总线仲裁决定(2) 寻址阶段：主模块向从模块给出地址和命令(3) 传输阶段：主模块和从模块交换数据(4) 结束阶段：主模块撤销有关信息4、三总线的概念(系统总线)(1) 数据总线DB双向传输，位数与机器字长、存储字长有关(2) 地址总线AB单向传输(由CPU俞出)，位数与存储地址、I/O地址有关(3) 控制总线CB有出(中断请求、总线请求)有入(存储器读

3、/写、总线允许、中断确认)BA总线忙BR-总线请求5、集中式总线判优控制方式及各自特点 1 一BG-总线同意（1） 链式查询：连线简单，易于扩充，对电路故障最敏感（2）计数器定时查询：优先级设置较灵活，对故障不敏感，连线及控制过程较复杂（3） 独立请求方式：判优速度最快，硬件器件用量大，连线多，成本较高第四章：存储器1、多级存储系统的概念2、存储器芯片地址线和数据线的计算（1）地址线位数为n；数据线位数为 m则芯片容量为2n x m位（2）例题：存储器容量为16KX 32位，求地址线、数据线的数量；当选用下列不同规格的存储芯片时，各需几片？01K = 2101KX 4 位, 2KX 8 位,

4、4KX 4 位, 16KX 1 位, 4KX 8 位, 8KX 8 位解答：地址线14根；数据线32根；各规格芯片片数分别为128, 32, 32, 32, 16, 83、给定存储器容量，确定其地址范围P94 例 4.1 ； P95 例 4.2 ； P97 例 4.3 ； P151 T4.15 ； P151 T4.164、字、字长、存储容量及编址的关系（1） 存储字长取8的倍数；字地址用该字高位字节的地址表示，是 4的整数倍（2）存储容量=（存储单元个数X存储字长）位 =（存储单元个数X存储字长/8 ） B5、 CPU与存储器的连接（P93）（1）地址线的连接（2）数据线的连接（3）读/写命令

5、线的连接（4）片选线的连接（5）合理选择存储芯片（6）其他（时序、负载）6、Cach主存地址映射的概念及实现（P117-119）（1）由主存地址映射到Cache地址称为地址映射。地址映射方式很多，有直接映射（固定的 映射关系）、全相联映射（灵活性大的映射关系）、组相联映射（上两种的折中）。（2）组相联方式下，主存块号与 Cache块号的对应关系：组相联映射把Cache分为Q组，每组有R块，并有以下关系：i = j mod Q其中，i为缓存的组号，j为主存的块号。某一主存按模 Q将其映射到缓存的第i组内，如下图所示。 第五章：I/O系统1、 I/O编址方式及各自的特点（P160）（1）统一编址：

6、I/O 编址方式与主存相同，占用统一地址空间，所用指令与访存指令相似（2）不统一编址：I/O地址与主存地址分开，有专门的I/O指令。2、I/O设备与主机信息传送的控制方式（P162-165）（1）程序查询方式：CPU和I/O串行工作，踏步等待（2）程序中断方式：CPU和I/O并行工作，没有踏步等待现象，中断现行程序（3）DMA（直接存储器存取） 方式：CPU和I/O 并行工作，主存和I/O 之间有一条直接数据通道，不中断现行程序，周期挪用（周期窃取）（4）不同控制方式下，主机与设备的工作情况：3、显示器的两个重要指标（P172）分辨率和灰度等级是CRT勺两个重要技术指标4、中断方式的特点CPU

7、不查询设备的准备情况，当I/O向CPUS出中断请求后才予以响应，并中断现行程 序，转向中断服务程序，处理完后返回原程序断点处。5、硬件向量法形成中断服务程序的入口地址（P196）所谓硬件向量法，就是通过向量地址来寻找设备的中断服务程序入口地址，而且向量地 址由硬件电路产生。中断向量地址形成部件的输入是来自排队器的输出，它的输出是中断向量，其位数与计 算机可以处理中断源的个数有关，即一个中断源对应一个向量地址。中断向量地址形成部件是一个编码器，在 I/O接口中的编码器又称为设备编码器。6、中断向量、中断向量地址的概念（1）中断向量：中断服务程序的入口地址（2）中断向量地址：内存中存放中断服务程序

8、入口地址的地址7、DMAf主存交换数据采用的三种方法（P202-203）（1） 停止CPU访问主存：控制简单，CPL处于不工作状态或保持状态，未充分发挥CPU对主存的利用率（2） 周期挪用（周期窃取）：当I/O设备与CPU同时访存时，I/O访存优先于CPU访存，使CPU延缓了一、二个存取周期再访存(3) DMA与 CPU交替访问：适合于CPU工作周期比主存存取周期长的情况，将一个 CPU周期分为Ci和C2两个分周期，其中G专供DMA访存，G专供CPU访存8、DMA方式、中断方式传送数据需占用处理器时间的计算(P208例5.3)一个DMA接口可采用周期窃取方式把字符传送到存储器，它支持的最大批量

9、为400个字节。若存取周期为100 ns，每处理一次中断需5卩s,现有的字符设备的传输率为9600 bps。 假设字符之间的传输是无间隙的，若忽略预处理所需的时间，试问采用DM/方式每秒因数据传输占用处理器多少时间？若完全采用中断方式，又需占用处理器多少时间？解答：每秒传输9600/8 = 1200B (1200个字符)(1) 采用 DMA方式：0.1 卩 s X 1200 + 5 卩 s X (1200/400) = 135 卩 s(2) 采用中断方式：5卩s X 1200 = 6000卩s第六章：计算机的运算方法1、定点数、浮点数的补码表示范围的确定(P228-230)(1)定点数：采用定

10、点数的机器称为定点机，数值部分的位数n决定了定点中数的表示范围。定点数格式如下:(2)浮点訂 $去数由阶慢 r定点数的: 冰表示范围整数定点机2n论泓-“小敖心傥审f数：浮点一 j和尾数。阶S两部分显心位乏码是整数，其数值位数m反映浮点数的表示范围，阶符jf和阶码的位数m合起来表示小数点的实际位置；尾数是小数，其数值位数 n反映了浮点数的精度；尾数的符号Sf代表浮点数的 符号。浮点数在机器中的形式如下：以通式N = S X 2j为例，当浮点数为非规格化数时，其表示范围如下：2、浮点数的规格化(P23C)(1) 浮点数的规格化形式:(2) 浮点数的规格化：3、补码计算x + y (定点计算)P2

11、37P237-241 例 6.8 乩例"6.16 - P291 T6.19T6.191力口法；*a-B育叫 1101 = 93/128；颅 亠补 + e】补=卜Cmod 2丹十丄) (1) A + B = -0.010 0010 = -17/64小数补+ 石补=<2>為花汰 A n =庄+£為)樂数 M - 75= 4+C-Q )1= 4科 + -ZT n Unod小效 g £补="+(丑刃补=上怦 + 0卡卜2) 討小订金沙 门& -.41 bn. m匕处"扫m欢 J;(4) A - B = -1000 1100 = -1

12、40 (溢出)；(3) A + B = 0.000 1100 = 3/32(5) A + B = 101 1011 = 91（1）指令由操作码和地址码两部分组成，指令的一般格式如下:（2）IR位数与机器字长一致2、各寻址方式及其特点（数据寻址）3、指令格式设计（P323例7.4 ）|第八章：CPU的结构和站3Ifi科氏楚舎円定PC:程序计数器 MAR存储器地址寄存器 M 主存MDR存储器数据寄存器 取指令朋：指令寄存器取有效地址 取操作数保护程序断点第.I押令格式1、CPU的寄存器（了解）章:（I）用户町见習存攜址啊位数.地址个臥环址方两个寄存誥卩取指周期 间指周期 执行周期 中断周期Wakl

13、iL其位数应満足彊大的汕址抠阳指令格式如下:寻址方式特点（A形式地址 EA 真实地址 OP 操作码）立即寻址A就是操作数；指令执行阶段不访存；A的位数限定立即数范围直接寻址EA = A ;访存一次；A的位数限定寻址范围；操作数地址不易修改（必须修改A）隐含寻址操作数地址隐含在 OP中；指令字中少了一个地址字段，可缩短指令字长间接寻址EA -（A）；访存两次；可扩大寻址范围；便于编程寄存器寻址EA = A = Ri（寄存器编号）；不访存，只访问寄存器，速度快；指令字较短寄存器间接EA - （ Ri）；访存一次；EA在寄存器中，操作数在存储器中；便于编循环程序基址寻址EA =（ BR + A，BR

14、为基址寄存器；可扩大寻址范围；A可变；有利于多道程序变址寻址EA -（ IX ） + A，IX为变址寄存器；可扩大寻址范围；IX可变；便于处理数组相对寻址EA -（ PC + A，PC为程序计数器；A是相对于当前指令的位移量；A的位数限定寻址范围；转移地址随PC而变；利于编写浮动程序堆栈寻址先进后出；栈顶地址由 SP指出；进栈（SP） - 1 T SP ；出栈（SP + 1 T SP3、CPU如何区分指令和数据根据时序判断，取指周期中从内存读出的信息流是指令流，流向控制器；在执行周期中 从内存取出的信息流是数据流，流向运算器。4、CPU向应中断的时间（P363）（1）CPU总是在指令执行周期结

15、束后，响应任何中断源的请求（2）CPU在执行周期的结束时刻统一向所有中断源发中断查询信号5、中断屏蔽字设计、CPI执行程序的轨迹图（P367-368） |在不改变CPU响应中断的次序下，通过改变屏蔽字可以改变处理中断的次序。P369 例 8.2 ; P371-372 T8.24-8.28;第九章：控制单元的功能1、多级时序系统（P38-387）2(1)'2、CU的控制t方 （1） 采用定长的机器周期：“八屮席宀及其理逐40）问和等的时钟周期是计 算机操作的最 小单位时间寸序信号控制（以最长的微操作序列和最繁的微操作作为标准；每个机器周期内节拍数相同 采用不定长的机器周期：'每个

16、机器周期内节拍数不等111 采用中央控制和局部控制相结合的方法a、将大部分指令安排在统一的、较短的机器周期内完成，称为中央控制：b、将少数操作复杂的指令中的某些操作采用局部控制方式来完成；c、局部控制的节拍宽度与中央控制的节拍宽度一致（2）异步控制方式：无基准时标信号，无固定的周期节拍，采用应答方式（3）联合控制方式：同步、异步相结合，对不同微操作区别对待（4） 人工控制方式：Reset （复位）键、连续和单条指令执行转换开关、符合停机开关 第十章：控制单元的设计1、机器指令与微程序之间的关系（ P404）采用微程序设计方法设计控制单元的过程就是编写每一条机器指令的微程序，它是按执 行每条机器指令所需的微操作命令的先后顺序而编写的，因此，一条机器指令对应一个微程 序。2、CU的基本组成（了解） P405图10.53、微程序的控制（编码）方式的概念（P407）（1）直接编码（直接控制）方式：在微程序的操作控制字段中，每一位代表一个微操作命令（2） 字段直接编码方式（显式编码）：将微指令的控制字段分成若干“段”，每段经译码后发出控制信号，每个字段中的命令是互斥的（3）字段间接编码方式（隐式编码）：一个字段的某些微命令由另一个字段中