基于CPLD的CCD通用驱动电路设计方法

1、第 25卷第 2期 核电子学与探测技术V o l. 25 N o . 2 2005年 3月N uclear E lectron ics &D etecti on T echno logyM arch 2005基于 CPLD 的 CCD 通用驱动电路设计方法张勇 , 唐本奇 , 肖志刚 , 王祖军 , 黄绍艳(西北核技术研究所 , 陕西西安 710024 摘要 :建立 CCD 通用测试平台有助于系统研究各类 CCD 器件的辐射效应及损伤机理 。 探讨了一种基于 CPLD 的线阵 CCD 通用驱动电路设计方法与实现途径 。 利用 M A X 2PLU S II 开发系统 , 选用M A X

2、 7000S 系列 CPLD 芯片 , 设计实现了核心驱动主控制器 , 用于读取外部存储器驱动文件 , 设置相关参数寄存器 , 并产生符合参数要求的驱动时序脉冲 。 在此方法的基础上 , 完成了基本驱动模块电路的设 计 。 基本驱动模块电路输出波形的测试结果表明 , 这种设计方法是完全可行的 。关键词 :CPLD ; CCD ; 驱动时序 ; 电路设计中图分类号 : TN 99 文献标识码 : A 文章编号 : 025820934(2005 0220214204收稿日期 :2004205208作者简介 :张勇 (1971- , 男 , 陕西人 , 西北核技术研 究所助理研究员 , 硕士生随着

3、CCD 器件在空间遥感 、 卫星侦察方面 的应用 , 人们开始关注空间辐射环境对 CCD 器 件辐射损伤效应 13。研制 CCD 通用测试平台 有助于系统研究 CCD 在模拟辐射环境中的性 能参数变化 。 精确的驱动时序是 CCD 器件正常 工作的保证 。 由于 CCD 的系列种类很多 , 不同 生产商的 CCD 器件的驱动时序往往是不同的 , 通常选用专用 I C 驱动 、 数字电路驱动 、 单片机 I O 口驱动等方法产生驱动时序 。 这些方法存在着调试困难 、 柔性较差 、 驱动时钟低等缺点 。 本文探讨了一种基于 CPLD 的线阵 CCD 通用 驱动电路设计方法 。 利用 M A X

4、2PLU S II 开发系 统 , 选用 M A X 7000S 系列 CPLD 芯片 , 设计实 现了核心驱动主控制器 , 用于读取外部存储器 驱动文件 , 设置相关参数寄存器 , 并产生符合参 数要求的驱动时序脉冲 , 适用于各种不同 CCD 驱动时序要求 。 在此基础上完成了基本驱动模 块的设计 。1设计思路CCD 是基于 M O S 电容器在非稳态下工作的器件 , 具有存储和转移信息电荷的能力 。 在偏 置电压的作用下 , M O S 电容器的栅极下形成势 阱 , 用于存储信息电荷 。 M O S 电容器的金属栅 极彼此足够靠近的情况下 , 间隙下的表面势由 金属栅极的电位决定 , 从

5、而形成两个 M O S 电容 器下面耗尽层的耦合 , 使信息电荷从一个 M O S 电容器转移到另一个 M O S 电容器 。电荷转移是 利用耗尽层耦合原理 , 通过控制 M O S 电容器栅 极偏压的大小来调节势阱的深度 , 使信号电荷 由势阱浅的位置流向势阱深的位置 。 信号电荷 的转移必须按照确定的方向 , 所以 M O S 电容器 阵列上所加的偏压脉冲必须严格满足相位时序 要求 , 使任何时刻势阱的变化总是沿着一个方 向 6。CCD 器件需要 3路以上驱动时序脉冲 。例如 4, 线阵 TCD 132D 需要三路驱动脉冲 (帧转移脉冲 SH , 主脉冲 5M , 驱动脉冲 5CCD ,

6、线阵 TCD 1208A P 需要四路驱动脉冲 (帧转移脉冲 SH , 复位脉冲 R S , 驱动脉冲 51、 52 。各驱动脉冲必须严格满足相位时序要求 , 才能保证 CCD 器件正常工作 。 常规的驱动电路设计有以下几 种方法 :面阵 CCD 通常采用相应的专用驱动 I C , 但是难以调试 , 而且无法应用于其他 CCD器 件 ; 线阵 CCD 可以采用数字电路驱动 、 单片机 I O 口驱动 7, 或者选用可编程逻辑器件针412对特定器件的驱动时序 , 要求完成驱动电路设 计 , 但是存在适用器件单一 、 脉冲频率低 、 设计 烦琐等问题 。 因此有必要设计一种适用于各种 CCD 器件

7、的通用驱动电路 , 简化驱动时序设计过程 。CCD 的系列种类很多 , 不同生产商的 CCD 器件的驱动时序往往是差别很大 。 因此完成 CCD 通用驱动电路设计的关键在于区别各种 不同的驱动时序 。 驱动脉冲可以用两个参数描 述 :1 脉冲宽度 (描述驱动时序脉冲形状的参 数 , 包括高电平宽度和低电平宽度 ; 2 相位差 (各个驱动脉冲之间的相位关系 。 本文采用一种简单的方法可以满足要求 :针对每一种 CCD 器件 , 编制其每一路驱动脉冲文件 。 驱动文件包 括脉冲总数 、 延迟时间 、 脉冲宽度等三种参数 。 将驱动时序中的每一个脉冲的宽度数据依次写 入驱动文件 。 主控制器读取驱动

8、脉冲文件的相 关参数 , 并设定好相应的寄存器组 , 就可以按照 驱动文件的要求产生驱动脉冲 。 所以通用驱动 电路的基本组成包括主控制器 、 存储器 、 寄存器 组三个部分 , 如图 1所示。 图 1通用驱动电路基本组成1 主控制器在通用驱动电路中 , 核心电路是主控制器 。 主控制器控制存储器数据输出 , 发出寄存器组 读信号 , 配置相应的参数寄存器 , 并产生符合驱 动脉冲参数的驱动时序 。 主控制器基本结构见 图 2。主控制器由脉冲总数计数器 P 0、 脉宽计数 器 P 1、 地址计数器 PC 、 寄存器选择器 、 预读脉冲 发生器 、 读信号发生器组成 、 延迟单元组成 。 主 控

9、制器的工作过程是这样的 :启动信号 (E 发 出 后 , 预 读 脉 冲 发 生 器 产 生 3个 预 读 脉 冲 (4PR EPU L SE , 触发读信号发生器产生存储 器读控制信号 (O EN 、 CEN 、 W EN 、 寄存器选 择信号 (CE 3. . 0 、 寄存器读信号 (R EADN 和地址偏移脉冲信号 (PC M OV E , 触发 PC 产 生地址偏移量 , 分别预读脉冲总数 、 延迟时间 、第 1个脉冲宽度参数 , 设置相应的参数寄存器 。 参数寄存器设置完毕后 , 寄存器选择器产生开 始信号 (STA R T , 触发 P 1开始计数 , 同时预读 脉冲发生器产生第

10、4个预读脉冲 , 读入第 2个脉图 2主控制器基本原理图冲宽度参数 。 P 1计数结束后 。 产生脉冲结束信 号 (PU L SEOV ER , 分别触发 P 0记录脉冲数 , 触发读信号发生器产生存储器读控制信号 (O EN 、 CEN 、 W EN 、 寄存器选择信号 (CE 3. . 0 、 寄存器读信号 (R EADN 和地址偏移脉冲 信号 (PC M OV E , 预读第 3个脉冲宽度数据 。 如此顺序执行下去 , 直到 P 0计数完毕 , 产生地 址复位信号 (ADRR ESET , 使 PC 复位 。 这里需 要注意的是 , 接收到复位信号后 , PC 的地址偏 移值不是地址 0

11、, 而是第 1个脉冲宽度参数值的 地址 。 所以在 PC 设计中加入了一个控制端 (X , 当 X 为高 , 表示第 1帧数据没有结束 , PC 输出的地址偏移值从地址 0开始 ; 当 X 为低 , 表 示第一帧数据结束 , PC 输出的地址偏移值从第 一个脉冲宽度参数地址开始 。主控制器设计采用 AL T ERA 公司的 M A X +PLU S II 开发系统 5, 利用 M A X +PLU S II 提 供的图元和 L PM 符号来设计基本驱动时序模 块 。 AL T ERA 公司生产的 M A X 7000S 系列是 一 种 高 性 能 的 C M O S EEPROM 器 件 ,

12、内 置 JTA G B ST 电路 , 可通过 JTA G 接口实现 ISP 功能 。引脚逻辑延迟为 5. 0n s , 计数器工作频率 可达 178. 6M H z , 是速度最快的可编程逻辑器 件 。 逻辑设计过程中选用 EPM 7256SRC 。 图 3是 波形仿真的结果 。 其中 , P _NOD ELA Y 是没有 延迟的驱动时序波形 , P _OU T 是延迟 620n s 的 驱动时序波形 。512 图 3驱动时序波形仿真 2 存储器存储器的数据存储结构比较简单 :地址 0、 1存储脉冲总数数据 , 地址 2存储延迟时间数据 , 地址 3开始顺序存储脉冲宽度数据 。 在主控制 器

13、的设计中 , P 1依次对驱动脉冲的高电平状态 和低电平状态进行计数 , 所以存储器中的脉冲 总数数据实际上是驱动时序中高电平状态数的 两倍 。主控制器产生驱动脉冲的最高频率取决于 存储器的读取速度 。 驱动时序的每个脉冲宽度 必须大于存储器的读取时间 , 这样才能保证在 P 1计数完成之前 , 预读下一个脉冲宽度数据并 写入脉冲宽度寄存器 。 因此 , 要提高系统工作速 度 , 必须选择读取速度更快的存储器 。3 寄存器组 在主控制器的设计当中 , 脉冲总数寄存器 是 两 个 8位 寄 存 器 , 脉 冲 计 数 总 数 最 大 为65536, 可以满足一般 CCD 器件的光敏单元和模拟移位

14、寄存器的驱动要求 。 延迟寄存器和脉 冲宽度寄存器均为一个 8位寄存器 。2基本驱动模块的设计在 基 本 驱 动 模 块 的 设 计 中 , 选 用 两 片 EPM 7128SL C 84215设计主控制器 , A T 28C 64B 作 为数据存储器 , 4片 74HC 374作为寄存器 , 50M H z 有源晶振作为精确定时时钟源 , 定时脉 冲周期为 20n s 。利用 74HC 74和 74HC 123设计 模 块 启 动 和 停 止 控 制 端 。 A T 28C 64B 是 E 2PROM 器 件 , 尽 管 读 取 速 度 较 慢 (150250n s , 但利用其可反复写入的

15、特性 , 便于用不同的驱动文件来调试模块功能 。 图 4a 是从示波 器读取的基本驱动模块输出波形 , 脉冲总数为 0005H , 延迟时间单元数 (定时脉冲周期数 为 图 4基本驱动模块的输出波6121FH , 脉 冲 宽 度 数 据 依 次 为 60H 、 18H 、 18H 、 18H 、 18H 、 18H 。 可以看到图 4a 的波形与图 3中 的 P _OU T 和 P _NOD ELA Y 完全一致 。 图 4b 的 脉冲总数为 0007H , 延迟时间单元数为 1FH , 脉 冲宽度数据依次为 30H 、 60H 、 80H 、 18H 、 18H 、 18H 、 18H 、

16、18H 。3结束语本文探讨的基于 CPLD 的 CCD 通用驱动 电路设计方法的基本思路是 :针对每一种 CCD 器件 , 编制其每一路驱动脉冲文件 。 因此这种设 计方法从理论上能够满足各种 CCD 驱动要求 , 但是其输出的驱动时序脉冲波形的最高频率取 决于存储器的数据读取时间 。 如要满足较高工 作速度的 CCD 器件 , 那就选择数据读取时间快 的存储器 。 按照上述设计方法 , 完成了基本驱动 模块的设计 。 测试结果表明 , 上述设计方法是完 全可行的 。 因此 , 可以将若干个基本驱动模块组 成一个驱动模块组 , 针对每一种特定的 CCD 器 件 , 只需要编制好其每一路驱动时序

17、脉冲的驱 动参数文件 , 驱动模块组就可以提供满足要求 的驱动时序 。 以此为基础 , 就可以建立 CCD 通 用测试平台 。参考文献 :1Jam es Janesick , et al . R adiati o D am age in Scien tific Charge 2coup led D evices J . IEEE T ran s on N ucl Sci , 1989, 36(1 :572.2Yam ash ita A , et al . R adiati on D am age to Charge Coup led D evices in the Space Environm

18、 en t J . IEEE T ran s on N ucl Sci , 1997, 44(3 :837.3Stefanov KD , et al . E lectron and N eu tron R adiati on D am age Effects on a Tw o 2Phase CCD J IEEE T ran s on N ucl Sci , 2000, 47(3 :1280. 4日本东芝公司 , 线阵 CCD 器件手册 , 1997.5宋万杰 , 等 . CPLD 技术及其应用 M . 西安 :西安 电子科技大学出版社 .6邹异松 , 等 . 光电成像原理 M . 北京 :北

19、京理工大 学出版社 .7蒋怀伟 , 等 . 一种基于单片机的新型线阵 CCD 电路 J . 电子设计应用 , 2003, (122 :D esign m ethod of genera l -purpose dr iv i ng c ircu itfor CCD ba sed on CPLDZHAN G Yong , TAN G B en 2qi , X I AO Zh i 2gang ,W AN G Zu 2jun , HU AN G Shao 2yan(N o rthw est In stitu te of N uclear T echno logy , X ian of Shaanx i P rov . 710024, Ch ina Abstract It is very i m po rtant fo r studying the radiati on dam age effects and m echanis m system atically about CCD to develop a general 2purpo se test p latfo rm . T he paper discusses the design m ethod of genera