多波束天线通道幅相一致性校正及实现(精)

1、多波束天线通道幅相一致性校正及实现朱丽龚文斌杨根庆仲科院上海微系统与信息技术研究所，上海200050)摘要：本文针对多波束天线接收机的通道幅相一致性校正，提出了一种基于自 适应算法的校正方法并在FPGA中实现了该方法。在满足系统要求的前提下，该 方法不但实现起来相对容易，而且算法的精度和动态范围也有一定的保证。仿真和 试验结果表明，该方法是可行的。 关键词：多波束天线，通道失衡，幅相误差， 最小均方误差，校正1 .引言随着人们对卫星通信要求的不断提高，卫星通信技术得到了很大的发展。其中，卫星多波束天线目前己成为提高卫星通信性能、降低系统成本的一项关键性技 术。多通道接收机是DBF天线系统中信号

2、的必经之路，正是这种多接收通道的结 构，使DBF天线系统增加了幅度和相位误差的潜在来源。与多个天线阵列相连接 的多个接收机通道必须要有很高的一致性，否则通道间的失配将严重影响数字波束 系统的性能。对多通道间误差的校正正是星载数字多波束天线的关键技术之一。由 于目前国内对星载DBF天线的研究还处于初级阶段，所以需要更多的借鉴智能天 线、自适应天线和雷达等领域已有的研究成果。本文主要针对基于卫星应用的两维阵列 DBF天线系统，采用目前最常用的 LMS算法设计并在FPGA中实现了对其前端射频多通道接收机的幅相校正系统， 最后给出了测试结果。测试结果表明，这种采用定点数制的LMS算法对系统的幅相误差具

3、有较好的校正性能。2.数字多波束天线的幅相校正原理数字多波束天线的组成如图1所示。前端天线阵是由多个天线单元组成两维阵列，阵元接收的信号经射频前端电路、A/ D转换电路、数字下变频器后送入数字波束形成器处理。21设计一个六边形排列的7单元天线阵，A/D后端的数字下变频器和波束形成器均采用FPGA实现。天线阵接收到的信号首先通过射频通道混频后得到中频信号，再将此模拟中频信号经过 ADC后得到数字中频信号，然后送入 DDC进行下 变频；下变频后，每路信号分为正交的I、Q两路，这些正交的信号再送入波束成 形器中进行波束成形，最后的输出即为合成的波束。接收通道在制造时的各种误 差、电路器件的选择，A/

4、D的量化精度、DDC的性能、I/Q两路的正交误差等因素 都会引起信号幅度和相位的变化。为了能够正确的波束成形，达到系统的精度要 求，就必须要对多通道接收机进行校正，校正系统原理图如下图2接收通道=A/D i-一 line (-接收通道 一A/D-iJlJCt0Pfl-接收通逍1A/D H UUC t4*波束成形器所示。接收通道卜一A/D 1接收通道TA/D： DDCf0fl£fl'3I-接收通道一T A/D HDDCt1QQ波束成形器图1数字多波束天线的组成原理图 图2一个通道的校正原理框图针对7单元的DBF天线阵，我们可以选择其中一路 RF接收通道作为参考信 道，在DBF天

5、线系统开机使用时，首先注入校正信号通过自适应滤波器对多通道 接收机进行幅相一致性的校正，校正完毕后进入工作状态。考虑到器件老化、工作 环境变化等问题，系统在使用过程中每隔一段时间还要进行一次自动校正。从多波 束天线的原理图中可以看出，接收通道、 A/D和DDC都可能产生幅相误差，因此 将自适应滤波器置于DDC之后，这样就可以不具体讨论误差是由哪个模块产生 的，而是直接对波束成形之前所有模块产生的累积误差进行校正。3.自适应算法的比较和选择根据自适应滤波算法优化准则的不同，自适应滤波算法可以分为两类最基本的 算法：最小均方误差（LMS算法和递推最小二乘（RLS算法。目前常用的主要有以 下几种：

6、变步长自适应滤波算法由于固定步长的自适应滤波算法在收敛速度、时变系统跟踪速度与收敛精度方 面对算法调整步长因子卩的要求是相互矛盾的，为了克服这一矛盾，人们提出了许多变 步长自适应滤波算法，即在初始收敛阶段或未知系统参数发生变化时，步长应比较 大，以便有较快的收敛速度和对时变系统的跟踪速度；而在算法收敛后，不管主输 入端干扰信号v(n有多大，都应保持很小的调整步长以达到很小的稳态失调噪声。 RLS自适应滤波算法Rxx (n)的逆失去了RLS算法对输入信号的自相关矩阵 Rxx (n)的逆进行递推估计更新，收敛速 度快，收敛性能与输入信号的频谱特性无关。但RLS算法的计算复杂度很高，所需存储量极大，

7、不利于适时实现；倘若被估计的自相关矩阵 正定特性，这还将引起算法发散。 变换域自适应滤波算法Dentino等1979年首先提出了变换域自适应滤波的概念，其基本思想是把时域 信号转变为变换域信号，在变换域中采用自适应算法。这样就可以通过作某些正交 变换使输入信号自相关矩阵的特征值发散程度变小，提高收敛速度。 仿射投影算法仿射投影算法最早由K. Ozeki和T. Umeda提出，它是能量归一化最小均方误 差(NLMS算法的多维推广。它的性能介于 LMS算法和RLS算法之间，其计算复 杂度比RLS算法低。除了上面介绍的自适应滤波算法之外，还有一些其它的算法，如：系数部分更 新自适应滤波算法、LMF

8、(RLF算法、Leaky-LMS算法等。其主要思想是在自适应 滤波算法的每次迭代中，仅仅自适应滤波器的部分系数被更新，这使得整个自适应 滤波算法的计算量有所降低。由上面的介绍可以看出，不同的自适应算法各有其优缺点。考虑到多波束天线 的校正系统需要对多个射频接收通道进行校正，不能选择算法复杂、存储量大、占 用资源多的算法，同时由于系统对实时性要求不高，因此可以采用收敛速度相对较慢的自适应算法。综合各项要求，最终采用了LMS自适应算法，该算法具有良好的收敛特性，结构简单，鲁棒性强。下3面主要讨论LMS自适应滤波器在FPGA中的定点实现。4. LMS自适应滤波器的FPGA实现4.1 LMS算法原理基

9、于最速下降法的最小均方误差(LMS算法的迭代公式如下：e (n =d (n -X (n t ? W (nW (n +1 =W (n +2?卩 *e (n *X (nW (n T L -滤波器的阶数d (n -期望输出值X (n =x (n , x (n -1x (n -L+1 T e (n -误差=w (n 0, w (n 1. w (n L -1步长因子其中X(n表示时刻n的输入信号矢量，W(n表示时刻n的自适应滤波器的权系 数。LMS算法收敛的条件为:0 卩 1/入max ,入是输入信号自相关矩阵的最大特征值。4.2 LMS算法的FPGA实现4.2.1算法中数制的确定众所周知,精度是靠有效

10、字长来保证的。全浮点制，能最大程度保证算法的精度 和动态范围，但速度慢且无法在 FPGA中实现；而传统的全定点制虽然速度快， 但无法获得算法所需的精度，而这很有可能最终导致算法根本不收敛5，6。可见，合理的数制能兼顾算法的精度和动态范围。进入FPGA的7路数据在通过A/D时保持了满量程最多的有效位，FPGA芯片内部采用18位的硬件乘法器。因此， 在资源够用的前提下，采用18位硬件乘法器来实现算法。首先根据Matlab的仿真确定算法各步骤中的变量范围。由于进入FPGA的数据的大小范围是确定的，那么通过仿真可以得到各个中间变量的变化范围，这为后面确定各步骤的数制提供依据。改进的定点制与传统的定点制

11、的不同点在于小数点定标和乘积的截取。根据仿真得到的动态范围就可以确定各变量的小数点定标。xi(n取18bit，假设输入信号为x = A*sin (n)，其中A的变化范围为一2+2，因此可以用两位来表示整数部分，将小数点定标在第14bit上，这样就可以在满足动态范围的前提下提供最好的精度。同样参考信号d(n也定标在第14bit上。根据仿真结果，wi(n的范围在一1+ 1之间，因此它的小数点定标在第15bit上。又e(n=d(n-y(n,因此y(n的定标与d(n相同。具体如图3示。在算法的中 间过程中，为了保证收敛性能，中间变量都尽量保持最大的精度，尽量减少经过乘法器后的数据截位。整数部分整数部分

12、II 1T I 応 I 15 I 14 1 I匚卡、7符号位小数部余It (11)、的定标I IT I 16 I 15 I 丰符号位小数部分wCn)的定标rm35 1 34 1 331 32| 31 | 30| 29 | |181716 | |210符号位小数部分X (n) +e Cn)的定标I 35:t符号位31 I 3D I 25整数部分18 |打帕15b it小數部分图3算法各中间变量的定标4.2.2 LMS滤波器的FPGA实现由于本文所设计的自适应滤波器是用于星载 DBF天线的，因此其输入输出的数据位数都必须与整个天线系统兼容。根据系统要求，设计该滤波器为8阶，输入 信号x(n、输入期

13、待响应d(n经A/D采样后为libit，送入滤波器后首先进行数位扩 展，将其扩展为18bit以确保运算中的精度。整个系统采用100M的片内时钟，滤 波器的结构框架如下图4。两个通道的信号同时送入滤波器中，一路作为基准信号d(n送入d延时器中，另外一路作为需要调整的信号 x(n送入X寄存器中。由于本滤波器是8阶的，因此 X寄存器采用的是8阶的移位寄存器。将X寄存器中的8个x数据同时送入丫累 加器中，与8个滤波器系数 W (n)相乘累加出丫。丫送入计算e的模块，需要注 意的是d和丫必须针对同一个时刻，这样才能正确的计算出e(n，因此加入一个d延时器使得d和丫在时序上对齐。将算好的e(n送入 W模块

14、中，同样为了保持e (n和X (n的时序对齐，此处加入了 X延时器。另外，为了减少乘法器的个数，将 2卩取为1/32,即只要右移5位即可。最后将得到的一组 W送入更新W的模块 中，计算出一组新的 W(n+1。更新后的W(n+1再次送入丫累加器中，和(n+1时刻 的x值相乘后再进行y的累加。同时还将 W(n+1送入更新W的模块，和 W(n+ 1 一起进行下一次的 W的更新。图4滤波器的框架结构4.3仿真结果 假设输入信号均为单频信号，x(n = Ai * sin( CD t +i.?.(i = 1,2，频率为2MHz，滤波器系 数的初始值全部为零，则两路信 号的幅度不平衡度为 R = 20lg(

15、A2 / A相位不平衡度为1 乍?2 - ? 1，收敛条件 是e 1X 8。仿真结果见下表1。表1 8阶LMS滤波器仿真结果 收敛时收敛时间R(dB (0( 10 s) 5 5 R(dB(0可(10 s) 1.88 2.22 2.32 2.32 2.82 2.92 30 1 1 = 1/16 2 60 90 30 60 90 1.03 1.17 1.22 1.28 1.47 1.52 2= 1/32 卩2 1 30 60 90 30 60 90从上面的表格中可以看出，幅相误差相同的情况下，步长越 大收敛时间越短(注意所选 步长必须在满足收敛条件的步长范围内)；而步长相 同的情况下，幅相误差越大

16、收敛所需时间越长。我们预期的目标是通过校正后，系统的幅度不平衡： 0.1 dB相位不平衡：0.5 °通过仿真可以知道，在目前采用的定点数制的条件下，当通道间的幅度 误差2.38 dB、相位误差在(-n / 2 -n) /时，该滤波器可以迅速将两个通道的幅相特性校正到一致，达到幅度不平衡： 0.01 dB相位不平衡： 0.1,°满足系统要求。5.结束语本文的创新点在于分析并实现了一种基于自适应算法的DBF天线射频接收通道校正方 法及其FPGA实现。通过仿真和FPGA的测试可以看出，有限字长效应是用FPGA进行数字 信号处理算法的关键问题之一。本文提出的这种改进的定点算法不但实

17、现起来没有全浮点制那么复杂，而且能满足系统的精度和动态范围的要求，可以达到快速收敛。参考文献1 WINSTON LI,XIN PING HUANG, HENRY LEUNG, P erforma nee Evaluation of Digital Beamformi ngStrategies for Satellite Commu nicatio ns. IEEE TRANSACTIONS ON AEROS PACE AND ELECTRONIC SYSTEMS VOL. 40, NO. 1 JANUARY 2004 : 1226 2邢明， 王明飞，贾明利.WCDMA中LMS自适应天线阵的硬件实现J.微计算机信 息，2005, 10-2: 127-128. 3覃景繁,欧阳景正.一种新的变步长自适应滤波算法J.数据采集与处理，1997,