数字时钟系统设计报告..

1、电子课程设计实验报告设计题目：EDA与数字系统课程设计学号：姓名：专业：电气卓越班指导老师：钟维年课程设计任务书设计题目EDA与数字系统课程设计主要内容了解各种 PLD器件的基本结构，掌握 MAX+Plus2的使用方法，用图形 输入法和 Verilog HDL完成规定的基本练习题，在此基础上完成一个 数字系统设计题的设计、仿真、下载（ FPGA实现）。应收集的 资料1. EDA与数字系统设计李国丽 朱维勇 栾铭主编2. 数字电子技术基础 阎石主编设计进度 计划讲课： EDA简介 实验一：Max+Plus2使用练习，完成一个简单门电路的图形设计输入、 编译、仿真、管脚分配、下载。实验二：图形设计

2、输入 3-8 译码器 , 同步二十四进制计数器、同步 六十进制计数器。设计输入、编译、仿真、管脚分配、下载。 实验三：完成实验二的 Verilog HDL 设计输入。 讲课：扫描显示电路原理，数码管驱动方式，对应于实验箱的扫描 模块介绍。实验四：例 1-4-1 设计一个电路，使八个数码管依次显示 0、1、2、, A、 B、,E、F。例 1-4-2 设计一个电路，使两个数码管显示 1 12 的十 二进制计数，两个数码管显示 0 59 的六十进制计数。 实验五布置一个数字多功能时钟设计题， 讲解设计要求、 原理框图、 设计提示。方案设计、设计调试、下载验证。 （12 学时） 设计考核验收，写课程设

3、计报告。 （4 学时） ，主要参考 文献1 李国丽，朱维勇. 电子技术实验指导书 . 合肥：中国科技大学出版 社， 20002 王金明编，杨吉斌 . 数字系统设计与 Verilog HDL. 北京：电子工 业出版社， 20023 潘松，黄继业 . EDA 技术实用教程 . 北京：科学出版社， 2002指导教师 意见按照设计进度计划要求完成每一步任务备注1 总体功能设计 ···················

4、····- 1 -2 子模块设计 ························- 1 -2.1 基本显示模块·················&#

5、183;··· - 1 -2.1.1 六十进制计数器 ·················- 1 -2.1.2 二十四进制计数器················- 2 -2.1.3 级联显示····&#

6、183;···············- 3 -2.2 时钟校准调整功能···················- 3 -2.3 闹钟设定提醒功能·········

7、3;·········- 4 -2.3.1 时间比较····················- 4 -2.3.3 闹钟定时模块···············&#

8、183;··- 4 -2.3.4 蜂鸣器控制模块·················- 5 -2.3.5 闹钟模块组合 ··················- 6 -2.4 按键精简····&

9、#183;·················· - 6 -2.4.1 模式选择控制·················· - 6 -2.4.2 模式分配·······

10、83;············ - 7 -2.4.3 按键精简···················· - 8 -2.4.3.1 调时按键············

11、;·····- 8 -2.4.3.2 闹钟按键················· - 9 -2.4.4 显示切换···················· - 9 -2.5 整点报时

12、······················· - 11 -3 系统功能验证 ······················· - 11 -4

13、 结束语 ·························· - 12 - 3 - 3 -脉冲正常走时手动脉冲1 总体功能设计 本文设计的是具有时间校准、闹钟提醒功能的数字时钟，能实现正常时间的 顺序显示、分钟、小时的校准调整、闹钟定时提醒功能。试验箱上面硬件采用的 是 FPGA器件 Cyclone系列的 ER2C8Q20。8 设计的时

14、候，显示分成时、分、秒部 分六个数码管显示，加脉冲提供时钟运行动力，按键 1 进行模式选择，按键 2 提供手动脉冲进行位加， 模式一为正常显示， 模式二为时钟小时校准， 模式三为 时钟分钟校准， 模式四为闹钟小时调整， 模式五为闹钟分钟调整。 所有模式均在 RESET置 1的情况下工作，后四个模式下按按键 2 加位进行调整。正常显示：由六十进制计数器构成秒钟、分钟，秒钟进位让分钟加一；二十 四进制计数器构成时钟，分钟进位让时钟加一。时间校准：模式二、三时分钟、时钟停止计时，按键 2 加位调整。 闹钟调整：模式四、五时显示闹钟定时， 由按键 2 加位调整， 时钟正常计时。 达到时钟所定时间时，

15、通过显示时钟与闹钟时钟的比较产生高电平， 与脉冲相与 后由十进制调整在 20 分钟内响十声进行提醒。根据设计要求和系统功能，可画出系统的设计框图：闹钟定时时间比较蜂鸣器输出调时中断图12 子模块设计2.1 基本显示模块 由上述设计，基本显示实现秒和分的六十进制进位以及时的二十四进制进 位。这两个计数器设计如下：2.1.1 六十进制计数器图2六十进制计数器采用 74160与 74161级联，从 0000 0000开始计数，在输入 端 RESET为 1 时由外接脉冲计数， 8 位输出，计数达到 0101 1001 （59）时反馈 清零，同时进位端 CO输入高电平。时序图如下- 3 -图32.1.2

16、 二十四进制计数器24 进制功能实现于六十进制计数相似，电路图、封装图、时序仿真如下：图 5 24 进制计数器原理图图 7 24 进制时序仿真图2.1.3 级联显示正常显示模块由两个 60 进制和一个 24 进制计数器级联组成，其中两个 60 进制计数器控制秒和分的显示， 24 进制计数器控制小时的显示。上一级计数器 的 co 进位端为下一级的计数器提供计数脉冲。 Reset 键控制所有模块清零。原 理图实现如下图 8 级联显示模块此模块为数字时钟基本显示模块， 之后的调时模块和闹钟模块将以此为基础 进行添加。2.2 时钟校准调整功能 时钟调整模块要实现调整时钟时，正常走时的分和时暂停，由手动

17、脉冲进行 输入自加。原理图如下：- 15 -图 9 调时功能添加如图，设计了按键 change 进行正常显示和调时的切换。上一级的进位端与 change 进行“与”运算，当 change为 1 的时候上一级的进位输入，进行正常的 时钟显示，同时“非”门阻碍了手动输入端的输入，防止正常显示时手动输入对 显示的影响。 change为 0 时 clk 脉冲端被堵住，时和分的显示暂停， change通 过“非”门打开手动输入端，通过按键 min 和 hor 分别进行时和分的手动输入。2.3 闹钟设定提醒功能2.3.1 时间比较 闹钟定时后要与正常时钟各位输出进行比较， 当全部输出位相同时触发蜂鸣器进行

18、提醒，因此需要设计时钟和分钟共 16 位的时钟比较电路。电路原理图如 下：图 10 时钟比较器 时钟比较原理即闹钟输入和时钟输出向对应每两个位通过与非门连接， 当对 应的两位输入同为 0 或 1 的时候输出为 1，所有输出通过 8 位与门连接，即当所 有位都对应相同是满足条件，总输出赋 1。2.3.3 闹钟定时模块闹钟定时要实现闹钟时间的手动输入，并与正常走时的分钟和时钟进行比较，当两者完全相同时向蜂鸣器发出信号。原理图如下：如原理图所示，上方为一个 60进制计数器和一个 24 进制计数器，分别通过 按键 ringmin 和 ringhor 进行手动定时， 输出通过 16 个引脚显示，令有 1

19、6 个引 脚引入正常时钟的时间， 通过下面的两个时钟比较器与闹钟定时进行比较， 比较 器通过与门输出，当所有对应位都相同时满足条件，总输出为 1，其他情况均输 出 0 。2.3.4 蜂鸣器控制模块 蜂鸣器控制模块是定时计数模块的下一级模块，有闹钟定时输出端提供输 入，控制十进制计数器的通断，通过计数器产生 10 次脉冲让蜂鸣器发出十次断 续提醒。原理图如下：图 16 蜂鸣器控制模块如图，时间比较结果通过 input 输入，由 clk 提供脉冲。当时间比较结果相同时 input 输入为 1，十进制计数器开始计数，共输出 10 个二进制数后停止， 计数器输出端所有引脚通过或门连接， 即只要计数器有

20、数字 有输出，或门最终输出即为 1，此输出结果与脉冲相“与” ，将输出的连续信号变成脉冲信号，输出控制蜂鸣器发声。图 18 蜂鸣器控制模块时序图由时序图可以验证控制模块功能实现正常。2.3.5 闹钟模块组合 将显示时钟的输出和手动输入按键接入时钟比较器的输入端， 时钟比较器的 输出用引脚输出，判断结果接入蜂鸣器控制模块就实现了最终闹钟模块的组合。 原理图如下：图 19 闹钟模块2.4 按键精简按键精简要实现的功能是除 reset 复位键以外，用 A、B 两个按键所有模块 的操作。其中 A 按键进行模式选择，时钟系统共分为正常显示、时间调时、时间 调分、闹钟调时、 闹钟调分五个模式， A按键每按

21、一下， 时钟模式顺序切换一次， 实现五个模式的顺序循环切换。 按键 B 实现的是在后四个模式下， 对显示进行手 动脉冲输入，按键 B 每按一次，对应显示加一。2.4.1 模式选择控制为了对时钟的五个模式进行选择控制，需要有控制模块提供五种不同的信号。为此通过五进制计数器和 3 线 8线译码器的级联实现。原理图如下：图 20 模式选择控制74160为 4 位二进制计数器，通过门的逻辑连接，用反馈清零的方法实现五 进制计数器功能，将其输出接入 38译码器，取译码器 y0、y1、y2、y3低 4位输 出，输出为 1110、1101、1011、0111、1111 循环。后面即用这五个二进制数对 应五种

22、模式进行选择控制。2.4.2 模式分配先对五种模式对应功能和选择信号进行分配：模式功能控制信号1正常时钟显示11102时间校准调时11013时间校准调分10114闹钟调时01115闹钟调分1111表 1 模式分配利用非门和与门对五种模式进行选通，原理图如下：以模式 1为例，将 y3、y2、y1用与门连接， y0 由非门接入与门端，当模式 选择产生信号 1110时，输出端 1 输出高电平，选通模式 1。剩下 4个模式用同 样的方法进行选通。2.4.3 按键精简2.4.3.1 调时按键精简前，正常显示和调时模式的切换按键为 change（如图 22）。change 为 1 时正常显示， chang

23、e为 0时进行调时，这时即相当于精简后的模式 2和 3的合 并，可用同或门连接模式 2、3 输出（如图 23）。按键 B定义为 input ，分别与模式 2、3 输入相与接入电路，分别实现调时、 调分的手动加一（如图 23）。2.4.3.2 闹钟按键闹钟模式与正常模式的切换是通过 turn 按键实现的， turn 为 1 时时钟正常 显示，为 0 时显示闹钟调时。精简前的闹钟模式即包括精简后的模式 4（闹钟调时） 和模式 5（闹钟调分）， 因此只要将模式 4、5 进行“或非”连接后输出即为 turn 等于 0 时模式（输出端 为 ring ），再通过“非”门输出即为 turn 等于 1 的模式

24、（输出端为 dp）。图 24 闹钟模块精简后2.4.4 显示切换 五个模式中，正常显示模式和校准调时、分模式的显示是通过同样的端口输 出，而闹钟显示通过其他端口输出， 为了用六个数码管显示全部模式的功能， 要 对引脚进行逻辑处理，实现显示切换。- 10 -图 25 闹钟显示输出端图 26 显示切换如图所示，正常显示的数据输出端与正常显示的选择输出端（ dp）相“与”，闹钟显示的数据输出端与闹钟显示的选择输出端（ ring ）相“与”后即对两种显 示状态进行了选择，两者再通过“或”门连接输出，就实现了显示切换功能。2.5 整点报时 这个附加功能实现的是当分钟、秒钟同时清零（整点）时蜂鸣器提醒一声

25、。原理图如下，只要将秒钟进位和分钟进位相“与”后，与闹钟的蜂鸣器输出端用 “或”门连接，接到蜂鸣器即可。这样闹钟信号和报时信号都会让蜂鸣器发声。图 27 整点报时3 系统功能验证 将以上模块对应端口相连接就可以实现整个数字时钟的系统功能， 总体机构 图如下图 28 总结构图此原理图最终实现 4 个输入端： clk 脉冲接口、 reset 复位开关、 selece 选 择按键（即功能要求中按键 A）、input 手动脉冲按键（即功能要求中按键 B）； 25 个输出端，即时、分、秒各 8 位输出提供给数码管显示，以及一个蜂鸣器连 接端口。连接线路，将 reset 复位键连接高电平后验证功能如下： 正常显示：秒钟每一个脉冲加 1,满 60秒置零并向分钟加 1，分钟满 60 秒向 时钟加 1。时钟满 24 计数清零，且每到整点时钟报时一次。校准调时：按键 se