注意cpu超频引起的电子迁移

1、您现在的位置：cs-ck个人主页 www.st- 硬件文章我们在网上常看到：超频引起的电子迁移会降低CPU的使用寿命，很多人对其不甚理解。最近我也在关注这个问题，并参考了国内一些专业方面的资料，仔细研究后，学到了很多东西。有感而发，想借助这篇文章，让大家真正懂得电子迁移的概念以及在实际生产、应用中解决它的方法，同时了解先进的CPU制造工艺，更加理性地认识超频及其影响。注意 CPU超频引起的电子迁移兰州 濮 元 恺 “电子迁移”属于电子科学的领域，在19世纪60年代初期才被广泛了解，它是指电子的流动所导致的导体金属原子的迁移现象。在电流强度很高的导体上，最典型的就是集成电路内部的导线，电子的流动

2、带给上面的金属原子一个动量(momentum)，使得金属原子脱离金属表面四处流动，结果就导致金属导线表面上形成凹坑(void)或凸起(hilllock)，对导线造成永久损害，这虽然是一个缓慢的过程，但一经发生，情况会越来越严重，到最后就会造成整个电路的断路或短路，引起整个集成电路的报废。右图为电子迁移引起的线路异常。 电子迁移的概念，很容易理解。要了解超频引起的电子迁移，我们就必须了解CPU内部的结构。一、从CPU内部结构分析电子迁移 如今的CPU工艺，简单的来说，是在硅材料上制成晶体管，再覆盖上二氧化硅绝缘（SiO2）层，然后在绝缘层上布上制作金属导线（传统多使用铝材料），使各独立的“管子”

3、连在一起成为能工作的单元。 目前CMOS工艺使用最多的是MOS-FET(金属-氧化物-半导体-场效应晶体管)，它是在P型或N型衬底上建立两个非常接近的，与衬底极性相反的区域，构成源极和漏极。然后在两者之间的区域生成一层极薄的二氧化硅（SiO2）绝缘层，然后覆盖上电极，构成栅极。工作时电流从源极流入，如果栅极上有一定的电压，就会在栅极下形成沟道连接源极和漏极，电流就能通过，而在漏极形成输出。从漏极输出的电流再驱动其它管子的栅极。右图为普通晶体管结构和普通晶体管显微结构。 电子迁移不是发生在晶体管上，而是发生在连同各个晶体管的导线上。所以本文讲解的重点在CPU内部的导线，牵扯到其他部分的内容只是提

4、及一下。 根据动量守恒定律，由于金属导体里运动着的电子是有动量的，一旦与金属原子碰撞，就能使原子的运动状态有所改变。虽然一个电子的作用十分微小，但集成芯片的电流密度都很高，大量电子的流动会带给金属原子足够脱离表面的动量。当环境温度提高之后，热能会使得金属原子震动加剧，到达一定程度就会离开原位四处移动，并在能量耗损后被另一处金属表面俘获。这种现象不断发生，结果就导致金属表面上形成永久性的凹坑或者凸起。如果一直持续这个不断演变的慢性过程，到最后就会造成电路断路或短路，彻底损坏CPU。右图为CPU内部的互连导线。传统的导线材料是铝，它是一种轻金属，电子对它的作用十分明显，如果布线不太合理，比如有突兀

5、的直角等，电流就会把一些铝原子推到导线的一边，而使另一边变细。久而久之，变细的部分可能会断路，或者变粗的部分搭到其它电路，造成短路。（而且是个加速过程且不可逆）这时芯片一般都不能工作了，我们就说芯片烧掉了。有时情况更复杂，虽然没有造成断路或短路，但是导线已经严重受到损伤，导线电阻R增大，最终引起布线延时T=RC增加，导致时序错乱影响CPU正常工作。 根据摩尔定律，性能提升要求频率提升，频率提升又要求制造工艺必须不断进步。工艺进步将会导致晶体管的体积不断缩小，内部导线的线宽也在减小，但与此同时CPU的内部电流又在不断增大。传统的铝线所能承受的电流渐渐达到极限，加之工作温度大大升高，电子迁移现象越

6、来越严重。更加密布的导线引起的是线路之间的串扰、信号质量下降、功耗增加。 解决这些问题就要求现有的制造工艺从根本上得到改进，接下来让我们一起了解工业制造方面对于电子迁移问题的解决方案。二、工业制造方面的解决方案 从铝到铜更稳定、耐用的导线 随着科学技术的突飞猛进,半导体制造技术变化日新月异，其中12英寸晶圆生产线、90纳米技术和铜工艺被称为引导半导体发展趋势的三大浪潮。传统的半导体工艺是主要采用铝作为金属互联材料，在电子迁移和信号延时上已经受到严重限制。人们寻找到了新的材料来满足要求，这种材料就是铜。简单地说，铜工艺就是指以铜作为金属互联材料的一系列半导体制造工艺。将铜工艺融入集成电路制造工艺

7、可以提高芯片的集成度，提高器件密度，提高时钟频率以及降低消耗的能量。引入铜工艺主要解决2个问题：信号延迟T（total signal delay）和电子迁移。在新的工艺水平，尤其是在90纳米或以下的技术节点上，主要的信号延时来自互联电路的部分。这一部分可以用以下公式来描述：T = RC 由公式可见，选用电阻率比较小的金属材料作为互联材料，和介电常数比较小的下表为铜和铝的性能对比比较项目/材料密度(g·cm-3)熔点(oC)电阻(.cm)铝2.706602.8铜8.9210831.7在电子迁移方面，现有的铝材料（通常选用掺入少量Cu的AlCu合金材料）在器件密度进一步提高的情况下还会出

8、现由电子迁移引发的可靠性问题，而铜在这方面比铝也有很强的优越性。当集成电路的电流密度超过106A/cm2时，高熔点的材料比低熔点的材料更不易于发生电子迁移，原因在于前者具有更高的晶界扩散激活能。铜的熔点为1083，铝的熔点为660，所以铜更不容易发生电子迁移。而且和铝相比，铜的电子迁移失效时间要大一到两个数量级，所以它可以在更小的互联层厚度上通过更高的电流密度，从而降低能量消耗。此外，铜的密度是8.92(g·cm-3)，属于重金属，相比之下铝小的多，所以高密度的电子对铜的作用要远小于对铝的作用。右图为7层金属铜互连技术显微图片：其实IBM公司早在1985年引入铜，许多关于铜工艺的研发

9、工作都取得了实效。主要包括制造Damascene结构的Damascene工艺、Cu CMP (Chemical Mechanical Polishing) 工艺和ECP (Electroplating) 工艺等。尤其是Damascene工艺，减少了金属互联的层数，简化生产过程，从而降低了成本，所以它也是推动铜工艺走向产业化的另一个重要原因。要说明的是铜工艺和下文叙述的Low k技术都不是专为解决电子迁移问题而开发，但它们确实能有效解决电子迁移的发生。从SiO2到Low k更高效、可靠的绝缘层在集成电路工艺中，有着极好热稳定性、抗湿性的二氧化硅（SiO2）一直是金属互联线路间使用的主要绝缘材料。

10、而金属铝（Al）则是芯片中电路互联导线的主要材料。随着互联中导线的电阻（R）和电容（C）所产生的寄生效应越来越明显，铜工艺已经发展成为集成电路工艺的重要领域。与此同时，低介电常数材料替代传统绝缘材料二氧化硅也就成为集成电路工艺发展的又一必然选择。这里的“k”就是介电常数，Low k就是低介电常数材料。Low k技术最初由IBM开发，当时的产业大背景是随着电路板蚀刻精度越来越高，芯片上集成的电路越来越多，信号干扰也就越来越强，所以IBM致力于开发、发展一种新的多晶硅材料。IBM声称，Low k材料帮助解决了芯片中的信号干扰问题。而Intel的目的是使用低介电常数的材料来制作处理器导线间的绝缘体。

11、这种Low k材料可以很好地降低线路间的串扰，从而降低处理器的功耗，提高处理器的高频稳定性。下表为几种材料的相对介电常数：材料/比较项目Low kSiO2+CVD*SiO2High k相对介电常数2.503.804.5025.00* SiO2+CVD 代表等离子CVD方法制造的SiO2材料Low k作为绝缘层材料，没有直接参与降低电子迁移，但它降低了CPU功耗，也就意味着降低了发热，这一点对减弱电子迁移现象至关重要。特别是将Low k材料与铜工艺技术结合后，能明显缓解高频、高电流密度条件下CPU的电子迁移现象。在技术应用中，Low k材料最先出现在ATi的9600XT中。CPU方面，Presc

12、ott是Intel第一款使用7层带有Low k绝缘层的铜连接CPU，同时使用了Carbon-Doped Oxide（CDO）(最新的低介电常数CDO绝缘体)绝缘体材料，减少了线到线之间的电容，允许提高芯片中的信号速度和减少功耗。Low k目前最大缺点是实际应用效果不明显，需要新的材料的介入，比如从有机材料领域寻求发展。Low k材料的开发速度可以说是空前迅猛的，前景光明，不过还是需要注意一些老问题，比如工艺不成熟、铜互连技术缺陷还有良品率问题等。此外目前的Low k材料可靠性还不高，不很耐高温并且脆弱，nVidia就已经指出Low k材料的易碎性。这里简单提一下High k技术。High k的

13、全称应该是High k金属门电路晶体管技术，它是由Intel负责研发的下一代CMOS晶体管的门电路部分。它采用高介电常数的材料，以达到更高的晶体管容量，这意味着晶体管速度将更快，同时功耗比传统的CMOS晶体管降低很多。配合未来成熟的Low k铜连接和45nm技术，晶体管功耗有望降低100倍以上！但这在现在几年内很难做到。Low k绝缘层和High k金属门电路晶体管技术都是未来很有前景的制造技术，并且在解决电子迁移方面很有效。FC-PGA到BBUL新型封装，势在必行BBUL（Bumpless Build-Up Layer，无凸块增层）封装技术早在2001年10月份就对外披露，当时英特尔宣称这项

14、技术为“未来微处理器设计”，准备在5到6年之内投入使用。它将会成为未来65nm、45nm时代最流行的封装技术。据称，这项封装技术可以让CPU在未来6年的发展道路上高枕无忧，因为它能使CPU内集成的晶体管数量达到10亿个，并且在高达20GHz的主频下运行。传统的FC-PGA工艺是：CPU核心与基板彼此分开制造，封装时将CPU核心放在基板中央的预定位置上，并通过微细锡球（tiny solder balls）将它们焊接在一起，CPU核心自然就位于封装的最上方。BBUL如右图。它通过取消这种中间的微细锡球，将裸晶(die)直接放入封装基质中，从而把组成一个处理器（诸如Pentium 4）的67个金属层

15、减少大约3层，使处理器的厚度达到只有1mm。Intel公司声称，利用这项新技术，基本上可以把一个封装包看作是围绕着硅核“生长”起来的，避免了损害芯片效率的焊接过程以及影响硅核性能的溶化步骤。由于数据的必经之路缩短了，新的封装技术会帮助提高芯片的整体运算速度和性能。BBUL封装的结构中，CPU内核看起来就被深埋在内部，这样就避免了繁杂的焊接过程以及影响硅核性能的熔化步骤，让CPU核心可以更直接、更贴合地与基板连接。BBUL增强了在单一封装中设计多个硅元件的能力。与目前FC-PGA的一体化封装方式不同，BBUL技术可以将两个CPU核分别封装，这样可以避免在生产时即使只有一个核出现问题就要扔掉整个处

16、理器的窘境，对于更多核心的处理器来讲，节约的成本将是可观的。尽管在未来年内BBUL技术才有可能真正实用化，但其为处理器设计和制造所带来的影响将极其深远。还有值得重视的一个优点：由于省去了焊接的Bump（电极），使硅核和封装基层一次生成，在降低能耗的同时提高了处理器的稳定性。初步估计，BBUL将比目前的封装方式降低25%的能耗，进而可减少高频产生的热量。这是BBUL对降低电子迁移的最大贡献，也是我向大家介绍它的原因。三、引起电子迁移的原因 看了上面的介绍，相信大家对电子迁移和CPU内部结构分析已有了一个明确的认识。下面我们讨论一个重要又颇具争议的话题超频引起电子迁移的原因。 目前对这个问题普遍有

17、两种争论：一种是纯粹由高密度的电流引起的，一种是主要由高温引起的。从原始概念上看，第一种占优势。在很细的导线上高密度的电流中的电子有很大的能量，足以使导线发生异常变化，最终断路或短路，导致CPU报废。 但第一种意见忽视了工作温度的影响。事实上温度的影响作用是非常大的，可以说温度对电子迁移起绝对性作用。CPU消耗的电能，很大一部分最终转化为热能。这其中电流又有很大作用，通过P=I2R可以理解。再加上前文的分析，大家可以知道CPU的发热是多么惊人。道理很简单，单纯把CPU放在炉子上烤，不会出现电子迁移。但加了电压，就不可能没有电流的出现，随之而来的高温又不可避免，所以两种说法都是片面的。其实CPU

18、的电子迁移现象可以看作是一个化学反应，但这是个需要催化剂的反应。高温正是这个催化剂，而且是强力催化剂。如果没有高温的影响，电子迁移几乎没什么影响，但随着温度的增高，电子迁移会急聚上升。所以大家应该明白，在讲生产工艺时为何常常强调降低温度的重要性。也正是基于这个理论，Tom's Hardware 指出：为了防止电子迁移现象的发生，我们应该把CPU的表面温度控制在50 oC以下，这样CPU的内部温度就可以维持在80oC以下，电子迁移现象就不会发生。电子迁移现象并非立刻就损坏芯片，它对芯片的损坏是一个缓慢的过程，或多或少会降低CPU的寿命。但大家还是要清楚，导致电子迁移的根本原因是过高的电流

19、密度，温度只不过是“强力催化剂”。也就是说，超频必定带来电子迁移，就看你的控制程度了。四、加压超频与电子迁移 对加压超频的争议加压超频是很常见的现象，增加了电压后的CPU能超上的频率的确更高。在一些论坛上还有这样的说法：因为P=UI，所以加压后超频减小了电流，不容易引起电子迁移，加压超频对CPU的损害要小。真的这样简单吗？一个简单的公式能说明什么问题？实际上在加压后，电子获得了更大的势能，不仅电压增加，更增加电流（这一点至关重要），功率增加更是明显。导致的后果是CPU的温度也会明显上升。右图为Tom's Hardware将P4XE 3.2G加压超频到5255MHz。在数字集成电路设计中

20、，CMOS电路的静态功耗很低，与其动态功耗相比基本可以忽略不计，故暂不考虑。CPU这种由CMOS管构成的元件，准确的功耗计算公式应该是：动态功耗Pd=Ct×V2×f。Ct是电容负载，V是电源电压，f是开关频率。很容易看出，频率越高，管子工作得越频繁，相应的，功耗也就越大。就是说，两颗同样的CPU，超频后的一颗即使没有加电压，功率（发热）也会有一定增加。所以要肯定一点：盲目加压超频，有害无益。超频需要适当加压 加压后的CPU确实好超，或者说极限频率有提升，一些超频后不稳定的CPU加压后变的稳定，这都是不争的事实。下面重点分析加压超频的原因。 由Pd=Ct×V2

21、15;f，我们看出在没有加压时，功耗大致和频率成正比。如果CPU达到高频不用加压，那么超频将会很简单，电子迁移的影响因素会很小。但前文分析过，超频的CPU信号质量会下降，加压的目的正是保证信号质量。 根据CMOS反相器的原理，理论上CMOS门电路输出的数字信号(也是下一级门电路的输入信号)理想波形的上、下沿都是严格垂直的，从高电平跳变到低电平是突变的，不需要时间。 但是，实际上任何实物集成电路最终的性能都不可能完全达到理论指标。CMOS门电路输出波形也不是严格理论上的“方波”，在电压跳变的过程中，不但输出电压不是严格垂直，而且还需要耗费一定的时间，t0。图中的t是指从高电平到低电平所需要的时间

22、。这是因为CMOS门电路中几乎无处不在的寄生电容和寄生电阻。近几年CPU寄生电容和电阻的增加已经成为CPU制造技术中最难又最亟待解决的问题。 所以电气性能越好的元件，t越小，但不可能为0。需要引起我们注意的是：超频的CPU会使信号波形变的更差。因为CPU成品以后，其电容和电阻值都为常数，晶体管的各项参数也已经固定。在信号电压值不变的情况下，信号高低电平的跳变所需要的时间也不变。但是频率的提高会使信号宽度 (占用的时间)变短，最终造成波形进一步恶化。 再联系到制造工艺，高k栅介质(High K gate Dielectric)、SOI工艺绝缘体上硅芯片技术（Silicon On Insulator）、“Low-k”低介电常数绝缘体技术等技术都