微机原理-第8章 并行接口与串行接口ppt课件

1、微型计算机原理及运用第第8章章 输入输入/输出接口输出接口8.1微型计算机的输入微型计算机的输入/输出接口输出接口n8.1.1 输入/输出接口的交换信号n数字量n模拟量n开关量n脉冲量8.1微型计算机的输入微型计算机的输入/输出接口输出接口n8.1.2 输入/输出的控制方式n程序控制方式n无条件传送方式8.1微型计算机的输入微型计算机的输入/输出接口输出接口n8.1.2 输入/输出的控制方式n程序控制方式n条件传送方式8.1微型计算机的输入微型计算机的输入/输出接口输出接口n8.1.2 输入/输出的控制方式n程序控制方式n条件传送方式8.1微型计算机的输入微型计算机的输入/输出接口输出接口n8

2、.1.2 输入/输出的控制方式n中断控制方式DQR8.1微型计算机的输入微型计算机的输入/输出接口输出接口n8.1.2 输入/输出的控制方式nDMA控制方式8.1微型计算机的输入微型计算机的输入/输出接口输出接口n8.1.2 输入/输出的控制方式n输入/输出处置机控制方式n最大任务方式、IOP80898.2 并行通讯与并行接口并行通讯与并行接口两种根本的数据传送方式:计算机中：串行数据传送方式和并行数据传送方式。在通讯中：那么称为串行通讯和并行通讯。n串行数据传送方式串行数据传送方式n 不同权值的数据位在单条一位宽的传输线上按时间不同权值的数据位在单条一位宽的传输线上按时间先后一位一位地传送。

3、先后一位一位地传送。n并行数据传送方式并行数据传送方式n 不同权值的数据位在多条并行传输线上同时传送。不同权值的数据位在多条并行传输线上同时传送。 8.2 并行通讯与并行接口并行通讯与并行接口8.2.1 并行通讯并行通讯8.2.2 并行接口并行接口并行接口衔接外部设备的表示图并行接口技术概述并行接口技术概述n并行接口：实现并行传送的接口就是并行接口。并行接口：实现并行传送的接口就是并行接口。n并行传送的特点并行传送的特点: :n 在同样的时钟速率下其传送速率高，但远间隔在同样的时钟速率下其传送速率高，但远间隔传送本钱较高。传送本钱较高。n适用场所：传输速率要求高，而传输间隔较近的场适用场所：传

4、输速率要求高，而传输间隔较近的场所。所。n n 并行输入口并行输入口n并行接口类型并行接口类型: : 并行输出口并行输出口n 并行输入并行输入/ /输出口输出口 简单并行接口简单并行接口 例如例如:可用锁存器可用锁存器/驱动器驱动器74LS244或或74LS373等构成简单并行输入或输出接口，用等构成简单并行输入或输出接口，用74LS245等等可构成双向并行接口。可构成双向并行接口。并行接口的硬件实现并行接口的硬件实现可编程并行接口芯片可编程并行接口芯片 例如例如: 通用可编程并行接口芯片有通用可编程并行接口芯片有8155A/8156A、8255A等。等。 简单并行接口简单并行接口 用用I/O

5、写信号作锁存控制写信号作锁存控制可编程并行接口的典型硬件构造可编程并行接口的典型硬件构造8.3 可编程并行接口芯片可编程并行接口芯片8255A 1. 8255A的内部构造的内部构造 A端口端口 B端口端口 四个端口存放器：四个端口存放器：C端口端口 控制端口控制端口 两组控制电路两组控制电路8255A内部构造：一个数据总线缓冲器内部构造：一个数据总线缓冲器 一个读一个读/写控制逻辑电路写控制逻辑电路数据总线数据总线缓冲器缓冲器读读/写写控制逻辑控制逻辑CSRESETA1RDWRPC7PC4PB7PB0PA7PA0端口端口A端口端口B数据数据总线总线 B组组控制控制A0 A组组控制控制端口端口C

6、上半部分上半部分端口端口C下半部分下半部分PC3PC0图图8.2 8255A8.2 8255A的内部构造框图的内部构造框图 端口端口A：8位双向位双向I/O口。口。 输入锁存、输出锁存输入锁存、输出锁存/缓冲。缓冲。 任务在方式任务在方式 ：0、1、2；1三个输入三个输入/输出端口输出端口端口端口B：8位双向位双向I/O口。口。 输入锁存、输出锁存输入锁存、输出锁存/缓冲。缓冲。 任务在方式任务在方式 ：0、1；1三个输入三个输入/输出端口输出端口(续续)端口端口C: 8位双向位双向I/O口。口。 输入不锁存、输出锁存。输入不锁存、输出锁存。 任务在方式任务在方式 ：方式：方式0和按位置位和按

7、位置位/复位方式。复位方式。另外：当端口另外：当端口A、B任务在方式任务在方式1和端口和端口A任务在方任务在方式式2时，时，C口作为联络信号运用。故将端口口作为联络信号运用。故将端口C分为上分为上C口口PC7PC4和下和下C口口PC3PC0，分别，分别由由A、B口两组控制电路控制。口两组控制电路控制。 A组控制：控制组控制：控制PA7PA0和和PC7PC42两组控制电路：两组控制电路： B组控制：控制组控制：控制PB7PB0和和PC3PC0 CPU经过经过8255A输入的数据输入的数据 CPU经过经过8255A输出的数据输出的数据3数据总线缓冲器：传送的信息数据总线缓冲器：传送的信息 CPU写

8、写给给8255A的控制字的控制字 CPU从从8255A读入的形状字读入的形状字形状字由形状字由C口读入，反映方式口读入，反映方式1和和2的中断允许及联络信号情况的中断允许及联络信号情况4读读/写控制电路写控制电路: 接纳接纳CPU来的地址和控制信号，控制来的地址和控制信号，控制8255A完成读写操作完成读写操作 。 2. 8255A的引脚信号的引脚信号 8255A是一个是一个40引引脚双列直插的集成芯片脚双列直插的集成芯片其引脚分为五类：其引脚分为五类：1、数据线、数据线2、地址线、地址线 3、控制线、控制线 4、I/O端口线端口线5、电源与地线、电源与地线8255APA3PA2PA1PA0R

9、DCSGNDA1A0PC7PC6PC5PC4PC3PC2PC1PC0PB0PB1PB2PA4PA5PA6PA7WRRESETD0D1D2D3D4D5D6D7VccPB7PB6PB5PB4PB3图图8.3 8255A8.3 8255A引脚图引脚图 8255A的引脚信号的引脚信号1数据线数据线 D7D0：双向三态。：双向三态。用于传送用于传送:CPU从从8255A各端口读入的数据各端口读入的数据;CPU向向8255A各端口写出的数据各端口写出的数据;CPU从从8255A各端口读入的形状各端口读入的形状;CPU向向8255A写出的控制字。写出的控制字。8255A的引脚信号的引脚信号2地址线地址线A1

10、、A0：输入。：输入。用于寻址用于寻址8255A内部各端口，内部各端口，A1、A0的不同形状与各端口的不同形状与各端口的对应关系如下：的对应关系如下：A1A0对应端口对应端口0 0 A口口0 1 B口口1 0 C口口 1 1 控制口控制口 3控制线控制线片选信号：输入。用于选中片选信号：输入。用于选中8255A芯片，低电平有效。芯片，低电平有效。读信号：输入。衔接微机总线读信号：输入。衔接微机总线I/O读信号，用于控制读信号，用于控制8255A 读操作，低电平有效。读操作，低电平有效。写信号：输入。衔接微机总线写信号：输入。衔接微机总线I/O写信号，用于控制写信号，用于控制8255A 写操作，

11、低电平有效。写操作，低电平有效。复位信号复位信号RESET：输入。衔接微机总线的：输入。衔接微机总线的RESET。用于使。用于使 8255A复位，高电平有效。复位，高电平有效。当当RESET引脚上来一上升沿，且使其高电平维持一定时间时，引脚上来一上升沿，且使其高电平维持一定时间时，8255A一切内部存放器被清零，同时，一切内部存放器被清零，同时，3个数据端口被自动设置个数据端口被自动设置为输入端口。为输入端口。8255A的引脚信号的引脚信号8255A的引脚信号的引脚信号4I/O端口线端口线PA7PA0：双向。端口：双向。端口A数据信号线。数据信号线。PB7PB0：双向。端口：双向。端口B数据信

12、号线。数据信号线。PC7PC0：双向。端口：双向。端口C数据信号线。数据信号线。5电源与地线电源与地线 Vcc：电源线，：电源线，+5V。 GND：接地端。：接地端。 8255A的控制信号和传输操作的对应关系的控制信号和传输操作的对应关系3. 8255A的编程的编程 在运用Intel 8255A时，首先应根据需求对它进展初始化编程，在任务过程中假设需改动任务方式或数据传送方向等，也必需对其编程。实践上对8255A的编程非常简单，就是经过CPU向其控制端口写入相应控制字实现。l 任务方式选择控制字任务方式选择控制字 l 端口端口C置位置位/复位控制字复位控制字 8255A的控制字的控制字 :82

13、55A的控制字1任务方式选择控制字任务方式选择控制字作用：规定作用：规定8255A I/O端口的任务方式和数据传输方向。端口的任务方式和数据传输方向。格式：任务方式选择控制字的格式如图格式：任务方式选择控制字的格式如图8.7所示：所示： 图图8.7 8255A8.7 8255A任务方式选择控制字的格式任务方式选择控制字的格式 1 1D D6 6D D5 5D D4 4D D3 3D D2 2D D1 1D D0 0方式选择控制字方式选择控制字的标识位的标识位A A组方式选择组方式选择00-00-方式方式0 001-01-方式方式1 11X-1X-方式方式2 2端口端口A:1-A:1-输入输入

14、0- 0-输出输出PCPC7 7PCPC 4 4 :1-:1-输入输入0-0-输出输出B B组方式选择组方式选择:0-:0-方式方式0 0 1- 1-方式方式1 1端口端口B:1-B:1-输入输入 0- 0-输出输出PCPC3 3PC0PC0 :1-:1-输入输入0-0-输出输出8255A任务方式选择控制字的格式任务方式选择控制字的格式8255A的的 三种根本任务方式：三种根本任务方式：n方式方式0根本输入根本输入/输出方式。端口输出方式。端口A、B、C都可任都可任务在此方式。务在此方式。n方式方式1选通输入选通输入/输出方式，端口输出方式，端口A、B可以任务在可以任务在此方式。端口此方式。端

15、口C作联络信号。作联络信号。n方式方式2双向输入双向输入/输出方式，只需端口输出方式，只需端口A可以任务可以任务在此种方式，端口在此种方式，端口C作为它的联络信号。作为它的联络信号。阐明：属于同一组的两个端口可以同时任务在输阐明：属于同一组的两个端口可以同时任务在输入或输出方式，也可以分别任务在输入或输出方入或输出方式，也可以分别任务在输入或输出方式，不要求一定同为输入方式或同为输出方式。式，不要求一定同为输入方式或同为输出方式。 D7为标志位，必需为为标志位，必需为1，用来与，用来与C口置位口置位/复位复位控制字区别。控制字区别。8255A的的 三种根本任务方式：三种根本任务方式：8255A

16、的控制字2端口端口C置位置位/复位控制字复位控制字作用：将端口作用：将端口C某位置某位置1或清零。或清零。格式：端口格式：端口C置位置位/复位控制字格式如图复位控制字格式如图8.8所示。所示。阐明：阐明： 8255A端口端口C的各位常作为控制位来运用，故的各位常作为控制位来运用，故运用该芯片的设计者可让端口运用该芯片的设计者可让端口C各位按位操作，即各位按位操作，即用置位用置位/复位控制字单独设置。复位控制字单独设置。端口端口C C置位置位/ /复位控制字格式复位控制字格式 图图8.8 8.8 端口端口C C置位置位/ /复位控制字格式复位控制字格式 1=1=置置1 10=0=置置0 00D7

17、D6D5D4D3D2D1D0特征位，特征位，D7=0D7=0表示是表示是C C口按位口按位置位置位/ /复位控制字复位控制字无意义无意义选择设置位选择设置位D3 D2 D1设设置置位位0 0 0PC00 0 1PC10 1 0PC20 1 1PC31 0 0PC41 0 1PC51 1 0PC61 1 1PC74.8255A4.8255A的任务方式的任务方式 1方式方式0：根本输入：根本输入/输出输出方式方式0的任务特点的任务特点任何一个端口可作为输入口，也可作为输出口，任何一个端口可作为输入口，也可作为输出口，各端口之间没有必然的联络。各端口之间没有必然的联络。各个端口的输入或输出，可以有各

18、个端口的输入或输出，可以有16种不同的组种不同的组合，所以可以适用于多种运用场所。合，所以可以适用于多种运用场所。 n方式方式0的输入的输入/输出时序输出时序WRCS,A1,A0数 据 有 效数 据 有 效D7D0tAWtWAtWDtWW输 出 数 据tWBtDW图图8.9 8255A8.9 8255A方式方式0 0的输出时序的输出时序 在运用在运用OUT DX, ALOUT DX, AL指令时指令时n方式方式0的运用场所的运用场所方式方式0的运用场一切两种的运用场一切两种: 同步传送即无条件传送同步传送即无条件传送 查询式传送。用户本人定义联络信查询式传送。用户本人定义联络信号号 2 2方式

19、方式1 1 ：选通输入：选通输入/ /输出输出n方式方式1 1的任务特点的任务特点n端口端口A A、B B均可任务在方式均可任务在方式1 1，可作输入口或输出口。，可作输入口或输出口。n n假设假设8255A8255A的端口的端口A A、B B中只需一个任务于方式中只需一个任务于方式1 1，那么，端口，那么，端口C C中就中就有有3 3位被规定为配合方式位被规定为配合方式1 1任务的信号，此时，另一个端口可以任务在任务的信号，此时，另一个端口可以任务在方式方式0 0，端口，端口C C中的其他位也可以任务在方式中的其他位也可以任务在方式0 0，作为输入或者输出。，作为输入或者输出。n假设假设82

20、55A8255A的端口的端口A A、B B都任务在方式都任务在方式1 1，那么，端口，那么，端口C C中就有中就有6 6位被规位被规定为配合方式定为配合方式1 1任务的信号，剩下的任务的信号，剩下的2 2位，仍可作为输入或输出。位，仍可作为输入或输出。当端口A任务在方式1并作为输入端口时： PC4-选通讯号 输入端 PC5-输入缓冲区满信号输出端IBFA PC3 -中断恳求信号输出端INTRA当端口B任务在方式1并作为输入端口时： PC2-选通讯号 输入端 PC1-输入缓冲区满信号输出端IBFB PC0 -中断恳求信号输出端INTRB ASTBBSTBn方式方式1输入时，有关信号的规定和输入时

21、序输入时，有关信号的规定和输入时序8255A方式方式1输入对应的联络信号输入对应的联络信号 11 11/0011 111 11 11/00D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0A组 工 作 方 式 1输 入 的 控 制 字B组 工 作 方 式 1输 入 的 控 制 字A组 和 B组 都 工 作 于 方 式 1输 入的 控 制 字方 式 1方 式 1端 口 A为 输 入PC6,PC7:1=输 入 ,0=输 出端 口 B为 输 入PC6,PC7:1=输 入 ,0=输 出RDRDINTEAINTEBPC4PC5PC3PC7PC6PA7PA0S

22、TBBIBFBINTRBI/OPC2PC1PC0STBAIBFAINTRA图图8.10中断允许中断允许中断允许中断允许方式方式1 1n各控制信号的作用各控制信号的作用n Strobe) Strobe) ：选通讯号输入端，低电平有效。：选通讯号输入端，低电平有效。n作用：将外设送来的数据，选通到作用：将外设送来的数据，选通到8255A8255A某端口。某端口。nIBFIBFInput Buffer Full)Input Buffer Full)：缓冲器满信号，高电平有效。：缓冲器满信号，高电平有效。n作用：作用： 8255A 8255A输出的形状信号，当它有效时，表示当前已有输出的形状信号，当它

23、有效时，表示当前已有一个新的数据在输入缓冲器中，此信号普通供一个新的数据在输入缓冲器中，此信号普通供CPUCPU查询用，查询用，也可作为送给外设的回答信号。也可作为送给外设的回答信号。STBINTRInterrupt Request)：8255A送住送住CPU的中断恳求信号，高电平有效。的中断恳求信号，高电平有效。作用：当输入缓冲器满信号已为高电平常，作用：当输入缓冲器满信号已为高电平常，8255A会向会向CPU发出中断恳求信号，即将发出中断恳求信号，即将INTR端置为高电平。端置为高电平。方式方式1(续续)INTE(Interrupt Enable)：中断允许信号，是控制：中断允许信号，是控

24、制中断允许或中断屏蔽的信号。中断允许或中断屏蔽的信号。作用：屏蔽或允许中断。作用：屏蔽或允许中断。INTE没有外部引出端，它是由软件经过对没有外部引出端，它是由软件经过对C口的置口的置1指令或置指令或置0指令来实现对中断的控制的。指令来实现对中断的控制的。 对对PC4置置1，那么使，那么使A端口处于中断允许形状端口处于中断允许形状 对对PC4置置0，那么使，那么使A端口处于中断屏蔽形状端口处于中断屏蔽形状 对对PC2置置1，那么使，那么使B端口处于中断允许形状端口处于中断允许形状 对对PC2置置0，那么使，那么使B端口处于中断屏蔽形状端口处于中断屏蔽形状在在执执行行输输入入指指令令之之前前设设

25、置置n方式方式1 1的输入时序的输入时序 STBIBFINTRRD从外设来的输入数据1234tpstphtRITtSITtRIBtSIBtST图8.11 8255A方式1输入时序 当端口A任务在方式1并作为输出端口时PC7-输出缓冲器满信号 输出端PC6-外设接纳数据后的呼应信号 输入端PC3 -中断恳求信号INTRA输出端当端口B任务在方式1并作为输出端口时PC1 -输出缓冲器满信号 输出端PC2 -外设接纳数据后的呼应信号 输入端PC0 -中断恳求信号INTRB输出端。 AOBFAACKBOBFBACKn方式方式1 1输出时，有关信号的规定和输出时序输出时，有关信号的规定和输出时序图图8.

26、12 8255A8.12 8255A方式方式1 1输出对应的控制信号输出对应的控制信号 11 11/0011 0D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0方式1方式1端口A为输出PC4,PC51=输入,0=输出端口B为输出INTEAINTEBPC6PC7PC3PC5PC4PA7PA0INTRBI/OPC2PC1PC0ACKAOBFAINTRAACKBOBFBPB7PB0WRWR0 Output Buffer Full)：输出缓冲器满信号，低电平有效。：输出缓冲器满信号，低电平有效。 当当 有效时，表示有效时，表示CPU曾经向指定的端口输出了数据，所以曾经向指定的端口输出了

27、数据，所以是是8255A用来通知外设取走数据的信号。用来通知外设取走数据的信号。 Acknowledge)：外设呼应信号，低电平有效。：外设呼应信号，低电平有效。 当当 有效时，阐明有效时，阐明CPU经过经过8255A输出的数据已送到外设。输出的数据已送到外设。INTRInterrupt Request)：中断恳求信号，高电平有效。：中断恳求信号，高电平有效。 当输出设备从当输出设备从8255A端口中提取数据，从而发出端口中提取数据，从而发出 信号后，信号后，8255A便向便向CPU发新的中断恳求信号，以便发新的中断恳求信号，以便CPU再次输出数据。再次输出数据。OBFOBFACKACKACK

28、方式方式1 1 INTEInterrupt Enable)：中断允许信号。与端口A、B任务在方式1输入情况时INTE的含义一样 PC6为1，那么使端口A的INTE为1， PC6为0，那么使端口A的INTE为0。 PC2为1，使端口B的INTE为1， PC2为0，那么使端口B的INTE为0。 在在执执行行输输出出指指令令之之前前设设置置方式方式1 1的输出时序的输出时序 WROBFINTRACK1234送 往 外 设 的 数 据数 据 有 效tWBtWITtAKtAITtAOB图8.13 8255A方式1输出时序 方式方式1 1的运用场所的运用场所 在许多采用中断方式进展输入/输出的场所，假设外

29、部设备能为8255A提供选通讯号或者数据接纳应对信号，那么，经常使8255A的端口任务于方式1。用方式1任务比用方式0更加方便有效。 n方式方式2 2任务时的控制信号和形状信号任务时的控制信号和形状信号n输入：输入：PC4 - PC4 - ；PC5 - IBFAPC5 - IBFAn输出：输出：PC6 - PC6 - ；PC7 -PC7 -n中断恳求：中断恳求： PC3 - INTRA PC3 - INTRA3 3方式方式2 : 2 : 双向选通输入双向选通输入/ /输出输出n方式方式2 2的任务特点的任务特点n方式方式2 2只适用于端口只适用于端口A A。 n端口端口A A任务于方式任务于方

30、式2 2 时，端口时，端口C C用用5 5个数位自动个数位自动配合端口配合端口A A提供控制信号和形状信号。提供控制信号和形状信号。 AOBFAACKASTB8255A方式方式2的控制信号的控制信号 1D7D6D5D4D3D2D1D0INTE1INTE2STBAPC7PC6ACKAOBFA1PC2PC0PC4PC5PC2PC0INTRAIBFAI/OPA7PA0PC3端口A方式B组方式0=方式01=方式11=输入0=输出端口B1=输入0=输出WRRD图8.14 8255A方式2的控制信号 用用PC0、PC1、PC2各控制信号和形状信号的含义各控制信号和形状信号的含义INTRAInterrupt

31、 Request):中断恳求信号，高有效。输入输出时，当一中断恳求信号，高有效。输入输出时，当一个动作完成而要进入下一下动作时，个动作完成而要进入下一下动作时，8255A都经过这一引腿向都经过这一引腿向CPU发出发出中断恳求信号。中断恳求信号。 Strobe)：外设供应：外设供应8255A的选通讯号，低有效。此信号将外设送的选通讯号，低有效。此信号将外设送到到8255A的数据打入输入锁存器。的数据打入输入锁存器。IBFAInput butter full)：这是：这是8255A送往送往CPU的形状信息，表示当前的形状信息，表示当前已有一个新的数据送到输入缓冲器中，等待已有一个新的数据送到输入缓

32、冲器中，等待CPU取走。取走。IBFA可以作为供可以作为供CPU查询的信号。查询的信号。 (Output Buffer Full)：输出缓冲器满信号，由：输出缓冲器满信号，由8255A送给外设的送给外设的形状信号，低有效，表示形状信号，低有效，表示CPU曾经将一个数据写入曾经将一个数据写入8255A的端口的端口A，通，通知外设将数据取走。知外设将数据取走。 Acknowledge：外设对：外设对 信号的呼应信号，低有效，它使信号的呼应信号，低有效，它使8255A的端口的端口A的输出缓冲器开启，送出数据。否那么，输出缓冲器处的输出缓冲器开启，送出数据。否那么，输出缓冲器处于高阻形状。于高阻形状。

33、AACKASTBAOBFAOBF INTE1Interrupt Enable): 输出中断允许信号。输出中断允许信号。 PC6为为1，那么，那么INTE1为为1，允许输出中断；，允许输出中断； PC6为为0，那么，那么INTE1为为0，制止输出中断。，制止输出中断。 INTE2Interrupt Enable)：输入中断允许信号。：输入中断允许信号。 PC4为为1，那么，那么INTE2为为1，允许输入中断；，允许输入中断； PC4为为0，那么，那么INTE2为为0，制止输入中断。，制止输入中断。8255A方式方式2的中断允许信号的中断允许信号 8255A方式方式2的时序的时序 WROBFAIN

34、TRWRACKASTBAIBFA外设数据线输入数据有效输入数据有效123487469tAOBtWORtSTtSTBtPStADtKDtPH图8.15 8255A方式2的时序 RD输出数据有效方式2的运用场所 方式方式2 2是一种双向任务方式，假设一个并行外部设是一种双向任务方式，假设一个并行外部设备既可以作为输入设备，又可以作为输出设备，并且备既可以作为输入设备，又可以作为输出设备，并且输入输出的动作不会同时进展，那么，将这个外设和输入输出的动作不会同时进展，那么，将这个外设和8255A8255A的端口的端口A A相连，并使它任务在方式相连，并使它任务在方式2 2，就会非常适，就会非常适宜。宜

35、。 图图8.16 8255A8.16 8255A用作并行打印机接口用作并行打印机接口 8088CPU系统PC总线RESETIORIOWA1A0RESETA1A0RDWRCSC0D7D060H63H8255AC7STBBUSY打印机A7A0D7D08088CPU系统PC总线RESETIORIOWA2A1RESETA1A0RDWRCSC6D7D0C0HC6H8255AC0STBACK打印机A7A0D7D0C7OBF未用IRQ2C3 用用8255A作为并行打印机接口，如图作为并行打印机接口，如图8.16所示，端口所示，端口A作为数据输出口，作为数据输出口，端口端口C作为联络信号，端口作为联络信号，端

36、口B及端口及端口C其他其他I/O线未运用，它们可设定为输入也线未运用，它们可设定为输入也可设定为输出。可设定为输出。5.8255A5.8255A的运用的运用 查询方式中断方式也可以用也可以用C780868.4 8.4 串行通讯与串行接口串行通讯与串行接口 n8.2.1 串行通讯概述n n8.2.2 可编程串行接口芯片8251An n8.2.3 微机系统中的串行接口及其运用 8.4.1 8.4.1 串行通讯概述串行通讯概述n串行通讯就是不同权值的数据位在单条一位宽的传输线上按串行通讯就是不同权值的数据位在单条一位宽的传输线上按时间先后一位一位地进展传送。时间先后一位一位地进展传送。n对于长间隔、

37、低速率的通讯，串行方式往往是独一的选择。对于长间隔、低速率的通讯，串行方式往往是独一的选择。现成的公共网不断是最通用的长间隔通讯介质。它虽然是为现成的公共网不断是最通用的长间隔通讯介质。它虽然是为传输声音信号而设计的，但利用调制解调技术，可使现成的传输声音信号而设计的，但利用调制解调技术，可使现成的系统成为适用的串行数据通讯的媒体。系统成为适用的串行数据通讯的媒体。 1.1.串行通讯常用术语和根本概念串行通讯常用术语和根本概念 n1 1单工、半双工和全双工单工、半双工和全双工 （c）全双工（b）半双工（a）单工/数据流数据流AB接收器发送器发送器接收器发送器接收器接收器发送器BA接收器BA发送

38、器数据流图8.21 单工、半双工和全双工数据通路 串行通讯常用术语和根本概念串行通讯常用术语和根本概念n2 2数据传输率数据传输率 n比特率比特率: : 数据传输率即通讯中每秒传输的二进制数数据传输率即通讯中每秒传输的二进制数位数比特数，也称比特率，单位位数比特数，也称比特率，单位bpsbpsbit bit per secondper second。n波特率波特率: : 也称调制速率，是指传输信息的电信号也称调制速率，是指传输信息的电信号符号的速率，即每秒钟传输的电信号数。符号的速率，即每秒钟传输的电信号数。 假设每个符号所含信息量为1比特，那么波特率等于比特率。假设每个符号所含信息量不等于1

39、比特，那么波特率不等于比特率。在计算机中 ，每个符号所含信息量刚好等于1比特。于是就呵斥了波特率与每秒传输二进制位数这两者的吻合。因此，在计算机数据传输中人们常将比特率称为波特率。串行通讯常用术语和根本概念串行通讯常用术语和根本概念n3 3发送时钟和接纳时钟发送时钟和接纳时钟n发送器运用的时钟信号称为发送时钟，发送器运用的时钟信号称为发送时钟，n接纳器运用的时钟信号称为接纳时钟。接纳器运用的时钟信号称为接纳时钟。n作用：在串行通讯中，发送器需求用一定频率的时作用：在串行通讯中，发送器需求用一定频率的时钟信号来决议发送的每一位数据所占用的时间长度。钟信号来决议发送的每一位数据所占用的时间长度。接

40、纳器也需求用一定频率的时钟信号来检测每一位接纳器也需求用一定频率的时钟信号来检测每一位输入数据。输入数据。 串行通讯所传送的二进制数据序列在发送时是以发送时钟作为数据位的划分界限，在接纳时是以接纳时钟作为数据位的检测和采样定时的。串行通讯常用术语和根本概念串行通讯常用术语和根本概念n数据的收发过程数据的收发过程n数据的发送过程：写数据到发送器的数据输出存放器数据的发送过程：写数据到发送器的数据输出存放器 在发送时钟的脉冲信号作用下将数据装入并入串出移位存放在发送时钟的脉冲信号作用下将数据装入并入串出移位存放器器 在发送时钟控制下，把移位存放器中的数据串行在发送时钟控制下，把移位存放器中的数据串

41、行逐位移出到串行输出线上。每个数据位的时间间隔由发送时逐位移出到串行输出线上。每个数据位的时间间隔由发送时钟周期来划分。钟周期来划分。n数据的接纳过程是：在接纳时钟的控制下，每隔一定时间采数据的接纳过程是：在接纳时钟的控制下，每隔一定时间采样一个数据位样一个数据位 按时钟节拍将数据依次移入接纳器中的按时钟节拍将数据依次移入接纳器中的串入并出移位存放器串入并出移位存放器 在接纳时钟的脉冲信号作用下将数在接纳时钟的脉冲信号作用下将数据装配到数据输入存放器据装配到数据输入存放器 CPU读取数据并存入系统存读取数据并存入系统存储器中。储器中。串行通讯常用术语和根本概念串行通讯常用术语和根本概念n4 4

42、波特率因子波特率因子 n收发时钟频率与波特率之间存在的比例系数收发时钟频率与波特率之间存在的比例系数就称为波特率因子。就称为波特率因子。n波特率波特率= =收发时钟频率收发时钟频率/ /波特率因子波特率因子n当发送或接纳时钟频率一定时，经过选当发送或接纳时钟频率一定时，经过选择不同的波特率因子择不同的波特率因子1 1、1616、6464，即可得，即可得到不同的波特率。到不同的波特率。n可见：波特率因子就是对时钟频率进展分频，可见：波特率因子就是对时钟频率进展分频，从而得到波特率的分频系数。从而得到波特率的分频系数。n5 5串行通讯的同步方式：异步方式与同步方式串行通讯的同步方式：异步方式与同步

43、方式 n为使发、收信息准确，发、收两端的动作必需相互为使发、收信息准确，发、收两端的动作必需相互协调配合协调配合 ，我们将这种协调发送和接纳之间动作，我们将这种协调发送和接纳之间动作的措施称为的措施称为“同步。数据传输的同步方式有以下同步。数据传输的同步方式有以下两种：两种：n 异步方式异步方式 、同步方式、同步方式 v异步方式异步方式 运用起止位进展同步运用起止位进展同步v异步方式又称起止同步方式。异步方式又称起止同步方式。v 异步通讯方式是把一个字符看作一个独立异步通讯方式是把一个字符看作一个独立的信息单元，字符与字符之间的传输间隔是的信息单元，字符与字符之间的传输间隔是恣意的。而每一个字

44、符中各位是以固定的时恣意的。而每一个字符中各位是以固定的时间传送的。间传送的。串行通讯常用术语和根本概念串行通讯常用术语和根本概念n传输单位：字符。传输单位：字符。n实现方法：在字符两端加上起始位和停顿位。实现方法：在字符两端加上起始位和停顿位。n收发时钟：可以没有共同的时钟，收发双方各自采用本人收发时钟：可以没有共同的时钟，收发双方各自采用本人的时钟。的时钟。n传输数据格式：见下页。传输数据格式：见下页。n优点：实现较容易，技术较简单。优点：实现较容易，技术较简单。n缺陷：传输效率较低。缺陷：传输效率较低。n适用场所：传输数据量较少、传输速率要求不高的场所。适用场所：传输数据量较少、传输速率

45、要求不高的场所。串行通讯常用术语和根本概念串行通讯常用术语和根本概念n串行异步传输数据格式：串行异步传输数据格式：n 1 1位起始位规定为位起始位规定为0 0，5858位数据位，位数据位，1 1位位奇偶校验位和奇偶校验位和1 1位位1.51.5位或位或2 2位停顿位规定为位停顿位规定为1 1。 图8.22 串行异步传输数据格式 停止位奇偶位5 - 8 位 数 据 位起始位空 闲 位第 （ 1 ） 个 字 符高 位低 位空 闲 位第个 字 符 （ 一 帧 ）/ 0/ 0/ 0/ 0/ 0/ 0/ 0/ 0/ 0/ 0校验位停顿位22串行通讯常用术语和根本概念串行通讯常用术语和根本概念v同步方式同

46、步方式 运用同步字符进展同步运用同步字符进展同步v 要求对传送数据的每一位都必需在收、发两端要求对传送数据的每一位都必需在收、发两端严厉坚持同步，即所谓严厉坚持同步，即所谓“位同步。因此，在同步方位同步。因此，在同步方式中，收、发两端需用同一个时钟源作为时钟信号。式中，收、发两端需用同一个时钟源作为时钟信号。 v 同步方式传送的字符没有起始位和停顿位，它同步方式传送的字符没有起始位和停顿位，它不是用起始位表示字符的开场，而是用被称之为同步不是用起始位表示字符的开场，而是用被称之为同步字符的二进制序列来表示数据发送的开场。字符的二进制序列来表示数据发送的开场。 串行通讯常用术语和根本概念串行通讯

47、常用术语和根本概念n传输单位：数据块传输单位：数据块n实现同步方法：在一组字符前加上一字节或二字节的实现同步方法：在一组字符前加上一字节或二字节的n 同步字符同步字符n收发时钟：严厉一样的时钟信号收发时钟：严厉一样的时钟信号n传输数据格式：见下页传输数据格式：见下页n优点：传输效率较高优点：传输效率较高n缺陷：实现较困难，技术较复杂缺陷：实现较困难，技术较复杂n适用场所：数据量大、速度要求较高的场所。适用场所：数据量大、速度要求较高的场所。串行通讯常用术语和根本概念串行通讯常用术语和根本概念n同步传输数据格式：同步传输数据格式：n同步字符同步字符+假设干字节数据。假设干字节数据。数 据同 步

48、字 符同 步 字 符S Y N 2S Y N 1图8.23 串行同步通讯信息格式 串行通讯常用术语和根本概念串行通讯常用术语和根本概念n 6 6过失校验过失校验n 为保证信息传输的正确性，必需对传输的数据信息的为保证信息传输的正确性，必需对传输的数据信息的过失进展检查或校正，即过失校验。校验是数据通讯中的重要过失进展检查或校正，即过失校验。校验是数据通讯中的重要环节之一，常用的校验方法有下述两种。环节之一，常用的校验方法有下述两种。n n 程度校验程度校验n 奇校验：奇校验： 垂直校验垂直校验n 程度垂直校验程度垂直校验n奇偶校验：奇偶校验：n 程度校验程度校验n 偶校验：偶校验： 垂直校验垂

49、直校验n 程度垂直校验程度垂直校验nCRCCRC校验循环冗余校验校验循环冗余校验串行通讯常用术语和根本概念串行通讯常用术语和根本概念n奇偶校验：在所传输的有效数据位中附加冗余位即检验位，利用冗余奇偶校验：在所传输的有效数据位中附加冗余位即检验位，利用冗余位的存在，使整个信息位包括有效信息和校验位中位的存在，使整个信息位包括有效信息和校验位中“1 1的个数具有奇的个数具有奇数或偶数的特性。这种利用信息位中数或偶数的特性。这种利用信息位中“1 1的个数奇偶性来到达校验目的的的个数奇偶性来到达校验目的的编码，称为奇偶校验码。编码，称为奇偶校验码。n 一个校验过程分为编码和解码两个过程一个校验过程分为

50、编码和解码两个过程 。以偶校验为例。以偶校验为例n编码：发送前，统计有效信息位中编码：发送前，统计有效信息位中“1 1的个数。假设为奇数，那么在附加的个数。假设为奇数，那么在附加的校验位处写的校验位处写“1 1；假设为偶数，那么在校验位处写；假设为偶数，那么在校验位处写“0 0，以使整个信息，以使整个信息位位“1 1的个数为偶数。这一过程也称配校验位。的个数为偶数。这一过程也称配校验位。 n解码：接纳数据时，将接纳到的整个信息位包括校验位经由专门的检解码：接纳数据时，将接纳到的整个信息位包括校验位经由专门的检测电路一道统计。假设测电路一道统计。假设“1 1的个数仍为偶数，就以为接纳的数据是正确

51、的；的个数仍为偶数，就以为接纳的数据是正确的；否那么，阐明有过失出现，应停顿运用这个数据，需重新传送，或作其它否那么，阐明有过失出现，应停顿运用这个数据，需重新传送，或作其它的专门处置。的专门处置。串行通讯常用术语和根本概念串行通讯常用术语和根本概念nCRCCRC校验校验Cyclic Redundancy CheckCyclic Redundancy Check：n 利用编码的原理，对所要传送的二进制码序列，按特利用编码的原理，对所要传送的二进制码序列，按特定的规那么产生相应的校验码定的规那么产生相应的校验码CRCCRC校验码，并将校验码，并将CRCCRC校验校验码放在有效信息代码之后，构成一

52、个新的二进制序列，将其码放在有效信息代码之后，构成一个新的二进制序列，将其发送出去；接纳时，再根据特定的规那么检查传输过程能否发送出去；接纳时，再根据特定的规那么检查传输过程能否产生过失，如发现有错，可要求发送方重传，或作其它专门产生过失，如发现有错，可要求发送方重传，或作其它专门处置。处置。n 特点：特点： n 它的编码效率高，校验才干强，对随机错码和突发错它的编码效率高，校验才干强，对随机错码和突发错码即延续多位产生错码均能以较低的冗余度进展严厉检码即延续多位产生错码均能以较低的冗余度进展严厉检错。而且它是基于整个数据块传输的一种校验方法，所以同错。而且它是基于整个数据块传输的一种校验方法

53、，所以同步串行通讯多采用步串行通讯多采用CRCCRC校验。校验。 2.2.串行接口的根本构造与功能串行接口的根本构造与功能n1串行异步接口构造及功能串行异步接口构造及功能 CS接收时钟串行数据输入串行数据输出发送时钟输入移位寄存器输入移位寄存器系统时钟输出缓冲寄存器控制逻辑发送与接收输入缓冲寄存器控制寄存器状态寄存器缓冲器数据总线控制信号地址译码复位写读中断请求CS接收时钟串行数据输入串行数据输出发送时钟输入移位寄存器输入移位寄存器系统时钟输出缓冲寄存器控制逻辑发送与接收输入缓冲寄存器控制寄存器状态寄存器缓冲器数据总线控制信号地址译码复位写读中断请求典型的串行异步接口的根本构造CS接收时钟串行

54、数据输入串行数据输出发送时钟输入移位寄存器输入移位寄存器系统时钟输出缓冲寄存器控制逻辑发送与接收输入缓冲寄存器控制寄存器状态寄存器缓冲器数据总线控制信号地址译码复位写读中断请求接纳数据流发送数据流出串行异步接口包括：串行异步接口包括：n输出缓冲存放器：接纳输出缓冲存放器：接纳CPU写来的数据并保管。写来的数据并保管。n输出移位存放器：进展并输出移位存放器：进展并/串转换，并以设定的波特率将数据逐位移出。串转换，并以设定的波特率将数据逐位移出。 n输入移位存放器：以设定的波特率接纳数据，并进展串输入移位存放器：以设定的波特率接纳数据，并进展串/并转换。并转换。 n输入缓冲存放器：从输入移位存放器

55、接纳并行数据，然后由输入缓冲存放器：从输入移位存放器接纳并行数据，然后由CPU读取。读取。 n控制存放器：接纳控制存放器：接纳CPU送来的控制字，由控制字的内容决议通讯时的送来的控制字，由控制字的内容决议通讯时的n 传输方式以及数据格式等。传输方式以及数据格式等。 n形状存放器：用于存放各种形状标志信息，供形状存放器：用于存放各种形状标志信息，供CPU查询。查询。n控制逻辑电路：接纳控制逻辑电路：接纳CPU的控制信号，控制完成收的控制信号，控制完成收/发操作。发操作。串行接口的根本构造与功能串行接口的根本构造与功能n2 2串行同步接口的根本构造与功能串行同步接口的根本构造与功能 接收时钟串行数

56、据输出发送器时钟串行数据输入同步IRQ888发生器CRC检验器CRC分离器时钟模式同步检测器同步寄存器输出移位寄存器输入移位状态控制数据总线其他总线信号接收FIFOFIFO发送8.4.2 8.4.2 可编程串行接口芯片可编程串行接口芯片8251A 8251A 1. 1.通用同步通用同步/ /异步接纳异步接纳/ /发送器发送器USARTUSARTUSARTUSART是是Universal Synchronous Universal Synchronous Asynchronous Receiver/TransmitterAsynchronous Receiver/Transmitter的缩写的缩

57、写1 1根本构造和功能根本构造和功能接纳部分：异步方式时，能把接纳到的数据去掉接纳部分：异步方式时，能把接纳到的数据去掉起始位、停顿位，检查有无奇偶错，然后经过移起始位、停顿位，检查有无奇偶错，然后经过移位存放器变为并行格式后，送至接纳缓冲器，以位存放器变为并行格式后，送至接纳缓冲器，以便便CPUCPU用输入指令用输入指令ININ指令取走；同步方式时，指令取走；同步方式时，可以自动识别同步字符和接纳数据块。可以自动识别同步字符和接纳数据块。发送部分：能接纳并暂存由发送部分：能接纳并暂存由CPUCPU并行输出的数据。并行输出的数据。在异步方式时，经过移位存放器变为串行数据格在异步方式时，经过移位

58、存放器变为串行数据格式并添加上起始位、奇偶校验位及停顿位，由一式并添加上起始位、奇偶校验位及停顿位，由一条数据线发送出去；在同步方式时，能自动插入条数据线发送出去；在同步方式时，能自动插入同步字符并发送数据块。同步字符并发送数据块。 通用同步通用同步/ /异步接纳异步接纳/ /发送器发送器USARTUSART2初始化 对于串行接口芯片，初始化程序通常要涉及以下几个方面的内容： 确定同步还是异步方式选择字符格式 选定波特率因子确定有关的命令位2.8251A2.8251A的主要特性的主要特性 n1可进展同步异步接纳/发送。n2波特率：064K同步；019.2K异步。n3全双工，双缓冲发送/接纳。n

59、4出错检测：具有奇偶、溢出和帧错误检测电路。n5全部输入/输出与TTL电平兼容，单一的+5V电源，n 单相TTL电平常钟，28脚双列直插式封装。 3.8251A3.8251A的编程构造的编程构造 图8.28 8251A的编程构造和外部衔接 D7 D0+5VRXDG N DVCCTXETXDD SRD TRC TSR TSSYN D ETRXCTXCW RR DTXR D YRXR D YR ESETC SC /DA0IO/M控制总线数据总线地址总线延 时串 行 输 入串 行 输 出时 钟译 码发 送 移 位 寄 存 器状 态 寄 存 器数 据 输 出 缓 冲 器数 据 输 入 缓 冲 器接 收

60、 移 位 寄 存 器同 步 字 符 寄 存 器控 制 寄 存 器同 步 字 符 寄 存 器CLKTOE（ 可 选 ）8286模 式 寄 存 器8251A的编程构造的编程构造8251A内部有：1个数据输入缓冲器1个数据输出缓冲器1个发送移位存放器1个接纳移位存放器1个控制存放器1个形状存放器1个方式存放器2个同步字符存放器。 共 9 个4.8251A4.8251A的功能构造的功能构造 发送缓冲器数据总线缓冲器调制解调控制电路DB读 / 写逻辑RESETCLKRDWRC/DCSDSRDTRCTSRTS发送控制电路接纳缓冲器接纳控制电路RxDTxDTxRDYTxETxCRxRDYRxCSYNDET接