微机原理第6章ppt课件

1、第第6 6章章 微型计算机的输入微型计算机的输入/ /输出输出 6.1 CPU 6.1 CPU与外设通讯的特点与外设通讯的特点 6.2 6.2 输入输入/ /输出方式输出方式 6.3 CPU 6.3 CPU与外设通讯的接口与外设通讯的接口 6.4 6.4 可用于输入可用于输入/ /输出接口的输出接口的82128212芯片芯片 6.5 CPU 6.5 CPU的输入的输入/ /输出输出 6.6 DMA 6.6 DMA传送方式与传送方式与DMADMA控制器控制器8237A8237A6.1 CPU与外设通讯的特点n存储器与存储器与CPU交换信息，它们在数据格式，存取速交换信息，它们在数据格式，存取速度

2、等方面根本是匹配的，也就是说度等方面根本是匹配的，也就是说CPU要从存储器要从存储器读入指令、数据或向存储器写入新的结果和数据，读入指令、数据或向存储器写入新的结果和数据，只需一条存储器访问指令就可完成，在硬件衔接方只需一条存储器访问指令就可完成，在硬件衔接方面是芯片之间的管脚衔接。面是芯片之间的管脚衔接。n而而CPU要与外部设备通讯至少有两方面的困难：要与外部设备通讯至少有两方面的困难：n第一、第一、CPU的运转速度要比外设的处置速度高很多；的运转速度要比外设的处置速度高很多；n第二、一台打印机不能直接与第二、一台打印机不能直接与CPU的管脚衔接，一的管脚衔接，一个键盘或者其他外设也是如此。

3、个键盘或者其他外设也是如此。n外部设备不能直接衔接在总线上。外部设备不能直接衔接在总线上。为什么需求I/O接口电路？微机的外部设备多种多样任务原理、驱微机的外部设备多种多样任务原理、驱动方式、信息格式、以及任务速度方面动方式、信息格式、以及任务速度方面彼此差别很大彼此差别很大它们不能与它们不能与CPUCPU直接相连直接相连必需经过中间电路再与系统相连必需经过中间电路再与系统相连这部分电路被称为这部分电路被称为I/OI/O接口电路接口电路6.1 CPU与外设通讯的特点nCPU与外设通讯具有如下特点：与外设通讯具有如下特点：n(1) 需求有接口作为需求有接口作为CPU与外设通讯的桥梁。与外设通讯的

4、桥梁。n(2) 需求有数据信息传送之前的需求有数据信息传送之前的“联络。联络。n(3) 要传送的信息有要传送的信息有3方面内容：方面内容：n形状信息形状信息n数据信息数据信息n控制信息控制信息n(1) 形状信息形状信息CPU与外设交换数据信息过程中的与外设交换数据信息过程中的联络信息，也称握手信号；联络信息，也称握手信号；n(2) 数据信息数据信息最根本信息，有三种方式：最根本信息，有三种方式：n数字量：按一定的编码规范，由假设干位数组合表数字量：按一定的编码规范，由假设干位数组合表示的数或字符示的数或字符 ；n开关量：一位二进制数表示两种形状的量开关量：一位二进制数表示两种形状的量 ，如，如

5、1表表示示开开，0表示表示关关等；等；n模拟量：能延续变化的量模拟量：能延续变化的量 ，如电压、电流等，在利，如电压、电流等，在利用计算机处置这类量时，普通要经过用计算机处置这类量时，普通要经过A/D和和D/A；n(3) 控制信息控制信息CPU发给外设的命令信息。发给外设的命令信息。普通CPU不直接与外设衔接CPU经过接口电路与外设衔接什么是I/O接口电路？nI/O接口是位于系统与外设间、用来协助接口是位于系统与外设间、用来协助完成数据传送和控制义务的逻辑电路完成数据传送和控制义务的逻辑电路nPC机系统板的可编程接口芯片、机系统板的可编程接口芯片、I/O总总线槽的电路板适配器都是接口电路线槽的

6、电路板适配器都是接口电路6.1.1 I/O接口的主要功能用途 对输入输出数据进展缓冲和锁存对输入输出数据进展缓冲和锁存输出接口有锁存环节，输入接口有缓冲环输出接口有锁存环节，输入接口有缓冲环节节实践的电路常用：实践的电路常用：输出锁存缓冲环节，输入锁存缓冲环节输出锁存缓冲环节，输入锁存缓冲环节 对信号的方式和数据的格式进展变换：对信号的方式和数据的格式进展变换：数字量、开关量、脉冲量数字量、开关量、脉冲量 对对I/O端口进展寻址端口进展寻址 与与CPU和和I/O设备进展联络设备进展联络I/O接口的典型构造控制总线控制总线CB地址总线地址总线ABI/O接口电路接口电路数据数据控制控制形状形状数据

7、总线数据总线DBCPU外设外设控制存放器控制存放器形状存放器形状存放器数据存放器数据存放器1. 接口电路的内部构造接口电路的内部构造2. 接口电路的外部特性接口电路的外部特性3. 接口电路芯片的分类接口电路芯片的分类4. 接口电路的可编程性接口电路的可编程性1. 接口电路的内部构造nCPU与外设主要有数据、形状和控制信息与外设主要有数据、形状和控制信息需求相互交换，于是从运用角度看内部：需求相互交换，于是从运用角度看内部：n 数据存放器数据存放器n保管外设给保管外设给CPU和和CPU发往外设的数据发往外设的数据n 形状存放器形状存放器n保管外设或接口电路的形状保管外设或接口电路的形状n 控制存

8、放器控制存放器n保管保管CPU给外设或接口电路的命令给外设或接口电路的命令2. 接口电路的外部特性n主要表达在引脚上，分成两侧信号主要表达在引脚上，分成两侧信号n面向面向CPU一侧的信号：一侧的信号：n用于与用于与CPU衔接衔接n主要是数据、地址和控制信号主要是数据、地址和控制信号n面向外设一侧的信号：面向外设一侧的信号：n用于与外设衔接用于与外设衔接n提供的信号五花八门提供的信号五花八门n功能定义、时序及有效电平等差别较大功能定义、时序及有效电平等差别较大3. 接口电路芯片的分类 接口电路中心部分往往是一块或数块大规接口电路中心部分往往是一块或数块大规模集成电路芯片接口芯片：模集成电路芯片接

9、口芯片：通用接口芯片通用接口芯片支持通用的数据输入输出和控制的接口芯支持通用的数据输入输出和控制的接口芯片片面向外设的公用接口芯片面向外设的公用接口芯片针对某种外设设计、与该种外设接口针对某种外设设计、与该种外设接口 面向微机系统的公用接口芯片面向微机系统的公用接口芯片与与CPU和系统配套运用，以加强其总体功和系统配套运用，以加强其总体功能能4. 接口电路的可编程性n许多接口电路具有多种功能和任务方式，许多接口电路具有多种功能和任务方式，可以经过编程的方法选定其中一种可以经过编程的方法选定其中一种n接口需求进展物理衔接，还需求编写接接口需求进展物理衔接，还需求编写接口软件口软件n接口软件有两类

10、：接口软件有两类：n初始化程序段初始化程序段设定芯片任务方式等设定芯片任务方式等n数据交换程序段数据交换程序段管理、控制、驱动管理、控制、驱动外设，担任外设和系统间信息交换外设，担任外设和系统间信息交换n存储器的每个单元都分配有一个独一的物理地址，对存储器的每个单元都分配有一个独一的物理地址，对存储器的访问必需直接或间接地提供被访问的存储单存储器的访问必需直接或间接地提供被访问的存储单元的地址。元的地址。nCPUCPU与外部设备通讯，必需使每个设备具有地址。为与外部设备通讯，必需使每个设备具有地址。为与存储单元地址区分，称为端口地址，一个外部设备与存储单元地址区分，称为端口地址，一个外部设备能

11、够分配一个以上的端口地址，输入能够分配一个以上的端口地址，输入(I)(I)和输出和输出(O)(O)端端口是经过不可编程或可编程的芯片与口是经过不可编程或可编程的芯片与CPUCPU的有关管脚的有关管脚衔接构成的。衔接构成的。n产生端口地址的方式与产生存储单元地址的方式类似。产生端口地址的方式与产生存储单元地址的方式类似。6.1.2 I/O端口的寻址方式I/OI/O端口单独编址端口单独编址I/OI/O地址空间独立于存储地址空间地址空间独立于存储地址空间如如8086/80888086/8088I/OI/O端口与存储器一致编址端口与存储器一致编址它们共享一个地址空间它们共享一个地址空间如如M6800M

12、6800I/O端口单独编址 I/O 映像的I/O 寻址I/OI/O端口地址和存贮器单元地址分开编址，各端口地址和存贮器单元地址分开编址，各自有本人的地址，运用不同的指令。自有本人的地址，运用不同的指令。优点：优点：I/OI/O端口的地址空间独立端口的地址空间独立控制和地址译码电路相对简单控制和地址译码电路相对简单专门的专门的I/OI/O指令指令ININ或或OUTOUT使程序明晰易读使程序明晰易读缺陷：缺陷：I/OI/O指令没有存储器指令丰富指令没有存储器指令丰富内存内存空间空间I/O空间空间FFFFF0FFFF80 x86采用采用I/O端口独立编址端口独立编址I/O端口与存储器一致编址 存贮器

13、 映像的I/O 寻址 I/O I/O端口地址和存贮器单元一致编端口地址和存贮器单元一致编址，对址，对I/OI/O端口的访问只能用存端口的访问只能用存贮器访问指令。贮器访问指令。优点：优点：不需求专门的不需求专门的I/OI/O指令指令I/OI/O数据存取与存储器数据存取一样数据存取与存储器数据存取一样灵敏灵敏缺陷：缺陷：I/OI/O端口要占去部分存储器地址空间端口要占去部分存储器地址空间程序不易阅读不易分清访问存贮程序不易阅读不易分清访问存贮器还是访问外设器还是访问外设内存内存部分部分I/O部分部分存储器空间存储器空间00000FFFFF6.1.3 I/O端口地址的构成nI/O地址的译码方法与存

14、储器地址的译码方法一样，但地址的译码方法与存储器地址的译码方法一样，但有它的特点：有它的特点：n常采用部分译码方式。可以是中间地址线不衔接、也常采用部分译码方式。可以是中间地址线不衔接、也有最低地址线不衔接的情况有最低地址线不衔接的情况n为了给系一致定的选择余地，有些接口电路利用比较为了给系一致定的选择余地，有些接口电路利用比较器、开关或跨接器等进展多组器、开关或跨接器等进展多组I/O地址的译码地址的译码n除采用译码器、门电路进展译码外，除采用译码器、门电路进展译码外，I/O地址译码还经地址译码还经常采用可编程逻辑器件常采用可编程逻辑器件PLDn一、存贮器一、存贮器 映像的映像的I/O 寻址方

15、式寻址方式 图图6.1n (仅需一个译码器芯片仅需一个译码器芯片) n二、二、 I/O 映像的映像的I/O 寻址方式寻址方式 图图6.2n I/O端口地址需求单独的一个译码器芯片端口地址需求单独的一个译码器芯片80 x86的输入输出指令80 x86的输入输出指令6.2 输入/输出方式 从从CPUCPU与外设通讯的特点可知，在数据的传送过程中，与外设通讯的特点可知，在数据的传送过程中，关键问题是控制交换过程。关键问题是控制交换过程。 数据传送的控制方式有：数据传送的控制方式有：程序控制下的数据传送程序控制下的数据传送经过经过CPUCPU执行程序中的执行程序中的I/OI/O指令来完指令来完成传送，

16、分为：无条件传送、查询传送成传送，分为：无条件传送、查询传送中断控制的传送方式中断控制的传送方式直接存储器存取直接存储器存取DMADMA传送恳求由外设向传送恳求由外设向DMADMA控制器控制器DMACDMAC提出，后者向提出，后者向CPUCPU恳求总线，最后恳求总线，最后DMACDMAC利用系统总利用系统总线来完成外设和存储器间的数据传送线来完成外设和存储器间的数据传送I/OI/O处置机处置机CPUCPU委托专门的委托专门的I/OI/O处置机来管理外设，完成传处置机来管理外设，完成传送和相应的数据处置送和相应的数据处置6.2.1 程序控制传送方式一、无条件传送(同步传送)方式 一、无条件传送(

17、同步传送)方式流程流程前往二、查询传送异步传送方式n当慢速的外设与当慢速的外设与CPU交换数据时，常用这种交换数据时，常用这种方式。方式。n在这种方式下，在这种方式下，CPU与外设传送数据之前，与外设传送数据之前，先检查外设形状，只需在形状满足条件的情先检查外设形状，只需在形状满足条件的情况下才可以传送数据。形状的检查是况下才可以传送数据。形状的检查是CPU执执行一段程序完成的。行一段程序完成的。二、查询传送异步传送方式n传送前，传送前，CPU先读取并测试外设的形状信息：先读取并测试外设的形状信息：n假设外设已预备就绪，假设外设已预备就绪，CPU才执行输入指令才执行输入指令或输出指令与外设交换

18、数据信息；或输出指令与外设交换数据信息；n假设外设未预备就绪，假设外设未预备就绪，CPU就继续查询外设就继续查询外设的形状信息。的形状信息。n对多个外设的情况，对多个外设的情况，CPU按一定顺序依次查按一定顺序依次查询轮询。先查询的外设将优先进展数据询轮询。先查询的外设将优先进展数据交换交换n查询传送的特点是：任务可靠，适用面宽，查询传送的特点是：任务可靠，适用面宽，但传送效率低但传送效率低流程流程前往6.2.2 中断控制传送方式n在异步查询方式时，在异步查询方式时，CPU要用大量时间去执行形状要用大量时间去执行形状查询程序，使查询程序，使CPU的效率大大降低。假设不要的效率大大降低。假设不要

19、CPU自动去查询外设的形状，而是让外设在预备好之后自动去查询外设的形状，而是让外设在预备好之后通知通知CPU。显然，。显然，CPU在没接到外设通知前虽然做在没接到外设通知前虽然做本人的事情，只需接到通知时才执行与外设的数据本人的事情，只需接到通知时才执行与外设的数据传送任务。这样，可大大提高传送任务。这样，可大大提高CPU的利用率，这种的利用率，这种方式称中断方式。方式称中断方式。n此方式将在第此方式将在第7章重点讨论。但对于快速的外设，章重点讨论。但对于快速的外设，要不断恳求中断，要不断恳求中断，CPU同样也要用大量时间去呼应同样也要用大量时间去呼应它。它。6.2.2 中断控制传送方式nCP

20、U在执行程序中，在执行程序中，被内部或外部的事件被内部或外部的事件所打断，转去执行一所打断，转去执行一段预先安排好的中断段预先安排好的中断效力程序；效力程序；n效力终了后，又前往效力终了后，又前往原来的断点，继续执原来的断点，继续执行原来的程序。行原来的程序。程序程序断点断点主程序主程序中断恳求中断恳求为为外外设设继继续续执执行行前往断点前往断点传送流程传送流程提提供供效效力力中断效力程序中断效力程序入口入口前往nCPUCPU在正常运转程序时，由于内、外部事件在正常运转程序时，由于内、外部事件有中断恳求，有中断恳求，CPUCPU暂时中止正在运转的程序，暂时中止正在运转的程序，转去执行有中断恳求

21、的内、外部事件的效转去执行有中断恳求的内、外部事件的效力程序，执行终了后又前往到被中止的程力程序，执行终了后又前往到被中止的程序的过程。序的过程。n断点：呼应中断时的下一条指令的地址。断点：呼应中断时的下一条指令的地址。 中断传送方式是指当外设需求与CPU进展信息交换时，由外设向CPU发出恳求信号，使CPU暂停正在执行的程序，转去执行数据的输入/输出操作，数据传送终了后，CPU再继续执行被暂停的程序。 查询传送方式是由CPU来查询外设的形状，CPU处于自动位置，而外设处于被动位置。中断传送方式那么是由外设自动向CPU发出恳求，等候CPU处置，在没有发出恳求时，CPU和外设都可以独立进展各自的任

22、务。 n希望抑制程序控制传送的缺乏希望抑制程序控制传送的缺乏n外设外设CPU存储器存储器n外设外设CPU存储器存储器n直接存储器存取直接存储器存取DMAn外设外设存储器存储器n外设外设存储器存储器nCPU释放总线，由释放总线，由DMA控制器管理总线控制器管理总线n根本思想根本思想: :在存储器和外设之间建立起直接的在存储器和外设之间建立起直接的数据传送通路，即不经由数据传送通路，即不经由CPUCPU，而由专门的，而由专门的DMADMA控制器实现存储器和外设之间的操作。于控制器实现存储器和外设之间的操作。于是，传送就不用进展维护现场等一系列额外是，传送就不用进展维护现场等一系列额外操作，从而减轻

23、了操作，从而减轻了CPUCPU的负担，因此特别适宜的负担，因此特别适宜于高速度大批量数据传送的场所。但是，这于高速度大批量数据传送的场所。但是，这种方式要增设种方式要增设DMADMA控制器，硬件电路比前两种控制器，硬件电路比前两种方式更为复杂。方式更为复杂。n(1) (1) 由公用接口芯片由公用接口芯片DMADMA控制器控制器 ( (称称DMAC) DMAC) 控控制传送过程，制传送过程，n(2) (2) 当外设需传送数据时，经过当外设需传送数据时，经过 DMAC DMAC向向CPUCPU发出总线恳求；发出总线恳求；n(3) CPU(3) CPU发出总线呼应信号后，释放总线；发出总线呼应信号后

24、，释放总线；n(4) DMAC(4) DMAC接纳总线，控制外设、内存之间的接纳总线，控制外设、内存之间的直接数据传送。直接数据传送。CPUDMAC内存内存外设外设总线总线呼应呼应总线总线恳求恳求内存内存外设外设HOLDHLDA控制/状态DMA响应数据READYDMA请求HLDAHOLDDMA控制器数据端口控制/状态端口地址寄存器CPUDMA请求触发器数据缓冲输入设备数据计数器存储器 n1 1I/OI/O经经DMACDMAC控制器向控制器向CPUCPU发出发出DMADMA恳求恳求HOLD=1HOLD=1；n2 2CPUCPU收到收到DMACDMAC的的HOLD=1HOLD=1恳求信号后，假设恳

25、求信号后，假设允许，那么使允许，那么使HLDA=1HLDA=1总线呼应信号来呼应总线呼应信号来呼应DMACDMAC的恳求，并向的恳求，并向DMACDMAC的地址存放器发送地址信的地址存放器发送地址信息，向字节计数器发送传送的字节数，同时让出总线；息，向字节计数器发送传送的字节数，同时让出总线；n3 3DMACDMAC得到总线控制权后，完成存贮器到得到总线控制权后，完成存贮器到I/OI/O的的数据传送每传送数据传送每传送1 1字节数据，地址指针修正字节数据，地址指针修正1 1次，字次，字节计数器减节计数器减1 1，直至减到，直至减到0 0；n4 4DMADMA过程终了，过程终了，DMACDMAC

26、向向CPUCPU发出终了信号发出终了信号HOLD=0HOLD=0，CPUCPU收到此信号后，使收到此信号后，使HLDA=0HLDA=0，同时收，同时收回总线控制权。回总线控制权。流程流程前往1) DMAC1) DMAC的初始化的初始化 DMAC DMAC的初始化主要做如下几方面任务：的初始化主要做如下几方面任务：(1) (1) 指定数据的传送方向。即指定外设对存储器是做指定数据的传送方向。即指定外设对存储器是做读操作还是写操作，这就要对控制读操作还是写操作，这就要对控制/ /形状存放器中的形状存放器中的相应控制位置数。相应控制位置数。(2) (2) 指定地址存放器的初值。即给出存储器中用于指定

27、地址存放器的初值。即给出存储器中用于DMADMA传送的数据区的首地址。传送的数据区的首地址。(3) (3) 指定计数器的初值。即明确有多少数据需求传送。指定计数器的初值。即明确有多少数据需求传送。 2) DMA2) DMA数据传送数据传送按以下步骤进展按以下步骤进展( (以数据输入为例以数据输入为例) ) ：(1) (1) 外围设备发选通脉冲，把输入数据送外围设备发选通脉冲，把输入数据送入缓冲存放器，并使入缓冲存放器，并使DMADMA恳求触发器置恳求触发器置1 1。(2) DMA(2) DMA恳求触发器向控制恳求触发器向控制/ /形状端口发形状端口发预备就绪信号，同时向预备就绪信号，同时向DM

28、ADMA控制器发控制器发DMADMA恳求信号。恳求信号。 (3) DMA(3) DMA控制器向控制器向CPUCPU发出总线恳求信发出总线恳求信号号(HOLD)(HOLD)。 (4) CPU在完成了现行机器周期后，即呼应在完成了现行机器周期后，即呼应DMA恳求，发出总恳求，发出总线允许信号线允许信号(HLDA)，并由，并由DMA控制器发出控制器发出DMA呼应信号，使呼应信号，使DMA恳求触发器复位。此时，由恳求触发器复位。此时，由DMA控制器接纳系统总线。控制器接纳系统总线。 (5) DMA控制器发出存储器地址，并在数据总线上给出数据，控制器发出存储器地址，并在数据总线上给出数据，随后在读随后在

29、读/写控制信号线上发出写的命令。写控制信号线上发出写的命令。 (6) 来自外设的数据被写入相应存储单元。来自外设的数据被写入相应存储单元。 (7) 每传送一个字节，每传送一个字节，DMA控制器的地址存放器加控制器的地址存放器加1，从而得到，从而得到下一个地址，字节计数器减下一个地址，字节计数器减1。前往。前往(5)，传送下一个数据。如，传送下一个数据。如此循环，直到计数器的值为此循环，直到计数器的值为0，数据传送终了。，数据传送终了。 3) DMA3) DMA终了终了 DMA DMA传送终了，由传送终了，由DMACDMAC吊销总线恳求信吊销总线恳求信号，从而终了号，从而终了DMADMA操作。操

30、作。CPUCPU吊销总线允许信吊销总线允许信号，恢复对总线的控制。号，恢复对总线的控制。 前面引见的三种传送方式各有利弊，在实前面引见的三种传送方式各有利弊，在实践运用时，要根据详细情况选择既能满足要求，践运用时，要根据详细情况选择既能满足要求，又尽能够简单的方式。又尽能够简单的方式。 n引入引入DMADMA方式之后，数据的传送，尤其是控制数据的方式之后，数据的传送，尤其是控制数据的输入输入/ /输出，数据的传送速度和呼应时间均有很大的输出，数据的传送速度和呼应时间均有很大的提高，特别是提高，特别是DMADMA控制器分担了数据输入控制器分担了数据输入/ /输出过程的输出过程的部分操作，但是数据

31、输入滞后或输出之前，有时要对部分操作，但是数据输入滞后或输出之前，有时要对数据进展运算和处置。如数据的交换、装配、装配和数据进展运算和处置。如数据的交换、装配、装配和数码的校验等，都要由数码的校验等，都要由CPUCPU来完成。为了使来完成。为了使CPUCPU完全摆完全摆脱管理和控制输入脱管理和控制输入/ /输出设备的负担，又提出了输出设备的负担，又提出了I/OI/O处处置机的方式。置机的方式。n主要由主要由I/OI/O处置机承当输入处置机承当输入/ /输出信息的操作与处置，输出信息的操作与处置，I/OI/O处置机可以是与主处置机可以是与主CPUCPU不同的微处置器，有它本人不同的微处置器，有它

32、本人的指令系统，可以执行程序来实现对数据的处置。的指令系统，可以执行程序来实现对数据的处置。n1.1.同步传送方式与接口同步传送方式与接口n2.2.异步查询方式与接口异步查询方式与接口n3.3.查询方式运用举例查询方式运用举例n这种方式是一切传送方式中最简这种方式是一切传送方式中最简单的一种，所需的硬件和软件也单的一种，所需的硬件和软件也最少。但是运用的前提是外设具最少。但是运用的前提是外设具有固定的和知的定时。有固定的和知的定时。n1.1.同步输入过程：同步输入过程：n1 1提供端口地址，以便提供端口地址，以便CPUCPU从指定的外从指定的外设中取入数据。设中取入数据。n2 2执行执行INI

33、N指令或存储器读出指令。指令或存储器读出指令。n3) 3) 地址译码器输出，同时产生地址译码器输出，同时产生M/IOM/IO和和 RDRD控制信号。控制信号。n4 4数据从端口中输入至数据从端口中输入至CPUCPU存放器。存放器。nCPUCPU不查询外设的任务形状，默许外设一直不查询外设的任务形状，默许外设一直处于处于“预备好或预备好或“空闲形状，需求时空闲形状，需求时可随时与之交换数据。可随时与之交换数据。n为防止为防止CPUCPU在取外设数据时，数据发生变化，在取外设数据时，数据发生变化，往往在硬件上采用缓冲器或锁存器，把外往往在硬件上采用缓冲器或锁存器，把外设数据保管起来，缓冲器或锁存器

34、是可编设数据保管起来，缓冲器或锁存器是可编程或不可编程的芯片，根据它的用途称它程或不可编程的芯片，根据它的用途称它们为们为I/OI/O接口芯片。接口芯片。n硬件接口电路必需保证同步输入过程的正硬件接口电路必需保证同步输入过程的正确执行。确执行。n如图如图6.4(a)和和6.4(b)所示。所示。无条件传送：输入实例MOV DX, 160H ;DX指向数据端口指向数据端口INAL, DX ;从输入端口读开关形状从输入端口读开关形状74LS244+5V10K x 8G1 G2数据总线数据总线CSRD不可编程输入接不可编程输入接口芯片口芯片74LS244n1.同步输出过程同步输出过程n1提供端口地址，

35、以便提供端口地址，以便CPU将数据送将数据送到指定的外设到指定的外设n2执行执行OUT指令或存储器写指令。指令或存储器写指令。n3地址译码器输出，同时产生地址译码器输出，同时产生M/IO和和WR信号。信号。n4CPU将数据输出到端口。将数据输出到端口。n由于由于CPU数据线上挂接的负载很多，为了将数据线上挂接的负载很多，为了将CPU数据线上的信息准确传送，除了正确提数据线上的信息准确传送，除了正确提供端口地址外，还需将数据锁存或驱动后提供端口地址外，还需将数据锁存或驱动后提供应外设。供应外设。n如图如图6.6(a)和和6.6(b)所示。所示。无条件传送：输出实例MOV DX, 160HMOV

36、AL, BXOUT DX, AL+5V74LS373300 x 8LE OE数据总线数据总线CSWR不可编程输出接不可编程输出接口芯片口芯片74LS273无条件传送：输入输出接口K7K1K0+5VD0D7A0A15CPLS06反相反相驱动器驱动器LS2738D锁存器锁存器LS244三态三态缓冲器缓冲器8000H译码译码+5VLED0LED7CE-IOW-IOR输输 入入输输 出出从输入端口读开关形状反相后送输出端口显示从输入端口读开关形状反相后送输出端口显示无条件传送：输入输出接口next:mov dx,8000h; dx指向数据端口指向数据端口in al,dx;从输入端口读开关形状从输入端口

37、读开关形状not al;反相反相out dx,al;送输出端口显示送输出端口显示call delay;调子程序延时调子程序延时jmp next;反复反复从输入端口读开关形状反相后送输出端口显示从输入端口读开关形状反相后送输出端口显示n锁存器：由锁存器：由D触发器构成触发器构成n通常一个器件包含通常一个器件包含8个个D触发器触发器n常用芯片：常用芯片：(教材图教材图6.4、图、图6.6)n74LS273n74LS374(具有三态输出的锁存器具有三态输出的锁存器)n运用例子：发光二极管接口运用例子：发光二极管接口简单的输出接口举例译译码码器器=1=1.+5VRD0D7CPQ0Q7.D0D7A0A1

38、5IOW#74LS273R输入/输出接口综合运用例子n根据开关形状在根据开关形状在7段数码管上显示数字或符号段数码管上显示数字或符号n共阳极共阳极7段数码管构造段数码管构造n用用74LS273作为输出接口，把数据送到作为输出接口，把数据送到7段数码管段数码管n74LS273的地址假设为的地址假设为F0Hn用用74LS244作为输入口，读入开关作为输入口，读入开关K0K3的形状的形状n74LS244的地址假设为的地址假设为F1Hn当开关的形状分别为当开关的形状分别为00001111时，在时，在7段数码管段数码管上对应显示上对应显示0Fn7段码表段码表(见下页见下页) 符号符号形状形状7段码段码.

39、gfedcba符号符号形状形状7段码段码.gfedcba000111111801111111100000110901100111201011011A01110111301001111B01111100401100110C00111001501101101D01011110601111101E01111001700000111F01110001O1 I1O2 I2O3 I3O4 I4#E1 K0K3+5VGG2AG2BCBA1174LS244D0 Q0 | Q1D7 Q2 Q3 Q4CP Q5 Q6 Q7 abcdefgDP74068个个反相器反相器74LS273Rx81174LSD0D7IOW

40、#IOR#Y0Y1F0H = 0000 0000 1111 0000F1H = 0000 0000 1111 0001&1A7A4A15A8A3A2A1A0D0D1D2D3译码电路译码电路相应程序段如下：相应程序段如下：Seg7DB3FH,06H,5BH,4FH,66H,6DH,7DH,07HDB7FH,67H,77H,7CH,39H,5EH,79H,71HLEABX, Seg7；取；取7段码表基地址段码表基地址MOV AH, 0GO:MOV DX, 0F1H；开关接口的地址为；开关接口的地址为F1HINAL, DX；读入开关形状；读入开关形状AND AL, 0FH；保管低；保管低4位

41、位MOV SI, AX；作为；作为7段码表的表内段码表的表内位移量位移量 开关的形状分别为开关的形状分别为00001111 MOV AL, BX+SI；取；取7段码段码MOV DX, 0F0H；7段数码管接口的地址为段数码管接口的地址为F0HOUT DX, ALJMPGO6.3.2 异步查询传送方式及其接口查询传送的两个环节查询传送的两个环节 查询环节查询环节寻址形状口寻址形状口读取形状存放器的标志位读取形状存放器的标志位假设不就绪就继续查询，直至就绪假设不就绪就继续查询，直至就绪 传送环节传送环节寻址数据口寻址数据口是输入，经过输入指令从数据端口读是输入，经过输入指令从数据端口读入数据入数据

42、是输出，经过输出指令向数据端口输是输出，经过输出指令向数据端口输出数据出数据输入形状输入形状就绪？就绪？数据交换数据交换YN流流程程一、查询输入接口157页IOR+5V8D锁存器锁存器8位位三态三态缓冲器缓冲器译码译码1位位三态三态缓冲器缓冲器RQ A0A158000H8001HD0D7D0D输入输入设备设备IORSTBmov dx,8000h ;DX指向形状端口指向形状端口status: in al,dx;读形状端口读形状端口test al,01h ;测试标志位测试标志位D0jz status;D00，未就绪，继续查询，未就绪，继续查询 mov dx,8001h ;D01，就绪，就绪，DX数

43、据端口数据端口 in al,dx;从数据端口输入数据从数据端口输入数据n当当CPU将数据送给外部设备时，由于将数据送给外部设备时，由于CPU执行执行速度很快，外设能否及时地把数据取走？速度很快，外设能否及时地把数据取走？n假设外设没有取走前一个数据，假设外设没有取走前一个数据，CPU不能立不能立刻再输出下一个数据，否那么，数据就会丧刻再输出下一个数据，否那么，数据就会丧失覆盖。因此，外设取走一个数据就要失覆盖。因此，外设取走一个数据就要发出一个形状信息，通知发出一个形状信息，通知CPU如今缓冲区的如今缓冲区的数据取走了，缓冲区内空着，可以再输出下数据取走了，缓冲区内空着，可以再输出下一个数据。

44、一个数据。二、查询输出接口8D锁存器锁存器译码译码1位位三态三态缓冲器缓冲器RQ A0A158000H8001HD0D7D7D+5V输出输出设备设备ACKIOWIORmov dx,8000h ;DX指向形状端口指向形状端口status: in al,dx;读取形状端口的形状数据读取形状端口的形状数据test al,80h ;测试标志位测试标志位D7jnz status;D71，未就绪，继续查询，未就绪，继续查询 mov dx,8001h ;D70，就绪，就绪，DX数据端口数据端口mov al,buf ;变量变量buf送送ALout dx,al;将数据输出给数据端口将数据输出给数据端口n输出设备

45、：打印机。输出设备：打印机。n接纳数据线：接纳数据线：nDB0DB7：单向、由计算机输入打印机：单向、由计算机输入打印机n联络信号联络信号nSTB：输入，数据选通讯号：输入，数据选通讯号nBUSY：忙忙信号，由打印机输出，有效表示打信号，由打印机输出，有效表示打印机正忙于处置上一个数据印机正忙于处置上一个数据nACK：应对应对信号，打印机输出信号，有效表示信号，打印机输出信号，有效表示打印机已取走数据线上的数据打印机已取走数据线上的数据nERR：出错出错信号，当送入打印机的命令格式有信号，当送入打印机的命令格式有错时，打印机立刻打印一行出错信息错时，打印机立刻打印一行出错信息n74LS244和

46、和74LS273芯片只能作为输入接口芯片只能作为输入接口或输出接口。或输出接口。nINTEL公司的公司的8212芯片，是一个芯片，是一个8位的输入位的输入输出接口既可用于输入又可用于输出，输出接口既可用于输入又可用于输出，它包括它包括8位锁存器、三态输出缓冲器，控制和位锁存器、三态输出缓冲器，控制和选择逻辑电路和中断恳求逻辑等部分。选择逻辑电路和中断恳求逻辑等部分。 n引脚图引脚图nMD：选择方式信号：选择方式信号nMD=1：输出方式：输出方式nMD=0：输入方式：输入方式n1直通式MD=0n2选通输入选通讯号选通讯号MD=0MD=1n将两片将两片8212组成双向总线驱动器。组成双向总线驱动器

47、。n方向控制信号方向控制信号D控制任务：控制任务：n当当D=0时，上面一片时，上面一片8212被选中，数据直通缓被选中，数据直通缓冲器输出，而下面一片冲器输出，而下面一片8212的输出缓冲器处于高的输出缓冲器处于高阻态，数据从阻态，数据从A端端B端。端。n当当D=1时，下面一片时，下面一片8212被选中，上面一片处被选中，上面一片处于高阻态，数据从于高阻态，数据从B端端A端。端。n图图6.16n8088只能经过输入输出指令与外设进展数据交换；只能经过输入输出指令与外设进展数据交换；呈现给程序员的外设是端口呈现给程序员的外设是端口Port地址地址n8086用于寻址外设端口的地址线为用于寻址外设端

48、口的地址线为16条，端口最条，端口最多为多为21664K个，端口号为个，端口号为0000H FFFFHn每个端口用于传送一个字节的外设数据每个端口用于传送一个字节的外设数据nI/O端口寻址包括直接寻址和端口寻址包括直接寻址和DX存放器间接寻址存放器间接寻址n64K个端口无需分段，设计有两种寻址方式个端口无需分段，设计有两种寻址方式n直接寻址：仅用地址线直接寻址：仅用地址线A0A7译码产生译码产生I/O端口地址，寻址端口地址，寻址00H FFH 256个个端口，操作数端口，操作数i8表示端口号表示端口号n间接寻址：用间接寻址：用A0A15地址线译码产生地址线译码产生I/O端口地址，可寻址全部端口

49、地址，可寻址全部64K个端口，个端口， DX存存放器的值就是端口号放器的值就是端口号n大于大于FFH的端口只能采用间接寻址方式的端口只能采用间接寻址方式n输入指令输入指令nIN AL,i8;字节输入，直接寻址字节输入，直接寻址nIN AL,DX;字节输入，间接寻址字节输入，间接寻址nIN AX,i8;字输入，直接寻址字输入，直接寻址nIN AX,DX;字输入，间接寻址字输入，间接寻址n输出指令输出指令nOUT i8,AL;字节输出，直接寻址字节输出，直接寻址nOUT DX,AL;字节输出，间接寻址字节输出，间接寻址nOUT i8,AX;字输出，直接寻址字输出，直接寻址nOUT DX, AX ;

50、字输出，间接寻址字输出，间接寻址演示演示演示演示前往前往n输入输出一个字节，利用输入输出一个字节，利用ALAL存放器存放器n输入输出一个字，利用输入输出一个字，利用AXAX存放器存放器n输入一个字，实践上是从延续两个端口输入输入一个字，实践上是从延续两个端口输入两个字节，分别送两个字节，分别送ALAL对应低地址端口和对应低地址端口和AHAH对应高地址端口对应高地址端口n输出一个字，实践上是将输出一个字，实践上是将ALAL对应低地址端对应低地址端口和口和AHAH对应高地址端口两个字节的对应高地址端口两个字节的内容输出给延续两个端口内容输出给延续两个端口；方法；方法1 1：字量输入，直接寻址：字量

51、输入，直接寻址in ax,20hin ax,20h；方法；方法2 2：字量输入，间接寻址：字量输入，间接寻址mov dx,20hmov dx,20hin ax,dxin ax,dx；方法；方法3：字节输入，直接寻址：字节输入，直接寻址in al,21hmov ah,alin al,20h；方法；方法4：字节输入，间接寻址：字节输入，间接寻址mov dx,21hin al,dxmov ah,aldec dxin al,dx 独一的方法：间接寻址，字节量输出独一的方法：间接寻址，字节量输出 mov al,bvar mov al,bvar；bvarbvar是字节变量是字节变量 mov dx,300h

52、 mov dx,300h out dx,al out dx,alnCPUCPU和和I/OI/O接口电路之间的数据通路是分时多接口电路之间的数据通路是分时多路复用的地址路复用的地址/ /数据总线数据总线n 8086 8086有两种任务方式：最小方式、最大方式有两种任务方式：最小方式、最大方式n任务在不同方式时，输入输出的控制信号会发任务在不同方式时，输入输出的控制信号会发生变化生变化n最小方式：输入输出信号由最小方式：输入输出信号由CPUCPU直接提供。直接提供。n最大方式：输入输出控制信号由最大方式：输入输出控制信号由CPUCPU的形状线的形状线S0,S1,S2S0,S1,S2经经译码产生译码

53、产生输入输入 MOV DX，PORT LES DI，BUFFER IN INSB 8位传送位传送 或或 INSW 16位传送位传送输出输出 MOV DX，PORT LDS SI，BUFFER OUT OUTSB 8位传送位传送 或或 OUTSW 16位传送位传送输入时，用输入时，用ES:DI指向指向RAM中的目的缓冲区中的目的缓冲区BUFFER IN；输出时，用输出时，用DS:SI指向指向RAM中的目的缓冲区中的目的缓冲区BUFFER OUT。假设在假设在INS或或OUTS前加反前加反复前缀复前缀REP，那么可以实现，那么可以实现端口与内存之间成批的数据端口与内存之间成批的数据传送传送n直接存

54、储器存取直接存储器存取DMA：n外设外设存储器存储器n外设外设存储器存储器nCPU释放总线，由释放总线，由DMA控制器管理控制器管理DMA方式必需由方式必需由DMAC硬件完成，硬件完成，Intel8237A是一种高性能的可编程是一种高性能的可编程DMA控制器控制器流程流程一、根本功能图一、根本功能图6.186.184 4个独立的个独立的DMADMA通道；通道；每个通道的每个通道的DMADMA恳求可分别允许或制止；恳求可分别允许或制止；每个通道的每个通道的DMADMA恳求有不同优先权；恳求有不同优先权；每个通道一次最多传送每个通道一次最多传送64K64K字节；字节；支持支持4 4 种传送方式：种

55、传送方式： 单字方式、数据块方式、恳求方式、级单字方式、数据块方式、恳求方式、级连方式连方式允许用输入信号终了允许用输入信号终了DMADMA传送或重新初传送或重新初始化；始化； 可以级连以添加通道数。可以级连以添加通道数。主机接口主机接口外设接口外设接口其它其它电源线电源线 VCC、GNDCLK、RESETNC恳求线恳求线DREQ0DREQ3呼应线呼应线DACK0DACK3过程终了信号过程终了信号EOP地址线地址线A0A3、A4A7数据线数据线DB0DB7复用复用控制线控制线 CS、MEMR、MEMW、IOR、IOW、AEN、READY、HLDA、HRQ、ADSTB 有三个根本控制逻辑块、一个

56、内部存放器组和一个数据与有三个根本控制逻辑块、一个内部存放器组和一个数据与地址缓冲器组地址缓冲器组 时序控制逻辑块时序控制逻辑块 根据编程规定的根据编程规定的DMAC任务方式，产生任务方式，产生DMA恳求、恳求、DMA传送及传送及DAM终了所需的内部时序和外部信号。终了所需的内部时序和外部信号。 程序命令控制块程序命令控制块 对对CPU编程给定的命令字和方式控制字进展译码，确定编程给定的命令字和方式控制字进展译码，确定DMA效力的类型。效力的类型。 优先权编码逻辑优先权编码逻辑 对同时有恳求的通道进展优先权编码，确定哪个通道的优先对同时有恳求的通道进展优先权编码，确定哪个通道的优先权最高。权最

57、高。164页阐明页阐明n作为作为DMACDMAC，8237A8237A是可控制总线的主模块是可控制总线的主模块n作为作为I/OI/O芯片，芯片，8237A8237A可被处置器读写可被处置器读写n 运转时留意运转时留意8237A8237A主主-从地址的变化从地址的变化nDB7-DB0DB7-DB0：双向数据总线。：双向数据总线。n8237A8237A为从模块时被处置器编程或读形状，为从模块时被处置器编程或读形状，DB7-DB7-DB0DB0作为数据线，传输数据或命令字。作为数据线，传输数据或命令字。n8237A8237A为主模块时为主模块时DB7-DB0DB7-DB0输出地址输出地址A15-A8

58、A15-A8，在，在n M M M M传送操作时经传送操作时经DB7-DB0DB7-DB0，将，将M M数据送数据送8237A8237A暂存器。暂存器。nA3-A4A3-A4：地址线，从模块时为输入，处置器寻址：地址线，从模块时为输入，处置器寻址8237A8237A；主模块时输出低位地址。；主模块时输出低位地址。nA7-A4A7-A4：地址线，主模块时输出：地址线，主模块时输出A7-A4A7-A4。nCSCS：片选，从模块时处置器用来寻址：片选，从模块时处置器用来寻址8237A8237A。nIORIOR，IOWIOW：I/OI/O读写控制，双向。读写控制，双向。8237A8237A在从模块时在

59、从模块时为输入，在主模块时为输出。为输入，在主模块时为输出。nAENAEN，ADSTBADSTB输出：输出：8 8位地址锁存允许及选通。在主位地址锁存允许及选通。在主模块时允许外部锁存器锁存模块时允许外部锁存器锁存8237A8237A的高的高8 8位地址。位地址。nMEMRMEMR，MEMWMEMW：输出，存储器读写控制，主模块时送：输出，存储器读写控制，主模块时送存储器。存储器。nREADYREADY：输入，预备就绪，主模块时控制总线周期：输入，预备就绪，主模块时控制总线周期的长度，与慢速设备同步。的长度，与慢速设备同步。nRESETRESET：输入，复位信号，复位时屏蔽存放器置：输入，复位

60、信号，复位时屏蔽存放器置1 1，其它存放器置其它存放器置0 0。nEOPEOP：双向。输出时，阐明内部通道传送终了；：双向。输出时，阐明内部通道传送终了；输入时，阐明外部强迫输入时，阐明外部强迫DMADMA传送停顿。传送停顿。nDREQ0-DREQ3DREQ0-DREQ3：I/OI/O设备设备DMADMA恳求输入信号。恳求输入信号。nDACK0-DACK3DACK0-DACK3：输出：输出DMADMA恳求的呼应。恳求的呼应。nHRQHRQ：8237A8237A向处置器发出的总线恳求信号。向处置器发出的总线恳求信号。nHLDAHLDA：处置器发给：处置器发给8237A8237A的总线恳求呼应信号。的总线