模拟CMOS工艺

1、 IC工艺简介 制造材料 绝缘材料 导电材料 半导体材料 制造工艺IC制造材料 常用材料 半导体特性 半导体中掺入杂质可以改变其电导率 温度的改变会改变半导体的电导率 光照强度的改变可以改变半导体的电导率分 类材 料电导率导体铝、金、钨、铜等105S.cm-1半导体硅、锗、砷化镓、磷化铟等10-9102S.cm-1绝缘体SiO2、SiON、Si3N4等10-2210-14S.cm-1IC制造材料 硅（Si） 硅是成熟的半导体材料。经过多年开发，现在已经应用于BJT、J-FET、PMOS、NMOS、CMOS、BiCMOS等电路中 来源丰富，价格低廉IC制造材料 提拉单晶 从石英（SiO2）中提炼

2、纯度达到99.999999999%的单晶硅 坩埚温度约为1500度 腔室内充满惰性气体 提拉速度对质量影响很大IC制造材料 12吋的晶圆片 12吋的硅晶锭长度可达2米IC制造材料 绝缘材料 绝缘层的作用：IC中各层间的绝缘MOS管栅极绝缘层作为离子注入的掩膜作为生成器件表面的钝化层 IC中常用的绝缘材料有SiO2、SiON和Si3N4 现代IC中常用低介电常数绝缘材料作层间绝缘 在需要构成电容的地方采用高介电常数的材料作绝缘IC制造材料 金属材料 作用：接触线互连线焊盘 常用材料：铝、铬、钛、钼、铊、钨等 铜的电阻率比铝更低，在IC中有取代铝的趋势IC制造材料 多晶硅 多晶硅层可做栅极、源极漏

3、极接触、连线、高值电阻、电容等IC制造材料 材料系统 衬底材料分为单原子材料和多层材料（材料系统） 材料系统通常是在单原子材料基础上用其它物质再生成一层或几层材料，以克服单原子材料器件在性能上的不足 材料系统中，外来原子的比例可以高达几到几十个百分点 材料系统按照导电性能又可分为半导体材料系统和半导体/绝缘体材料系统IC制造材料 半导体材料系统不同质（异质）的几种半导体（GaAs与AlGaAs，InP与InGaAs，Si与SiGe等）组成的层结构用半导体材料系统制作的器件，其性能会有所提高 半导体/绝缘体材料系统半导体与绝缘体相结合的材料系统，如绝缘体上硅（SOI）在SOI衬底上形成晶体管，可

4、以大大减低电极与衬底之间的寄生电容，提高器件速度，降低器件功耗IC制造工艺 IC制造工艺： 外延生长 掩膜（MASK）制造 曝光技术 氧化 刻蚀 扩散 离子注入 多晶硅沉积 金属层形成IC制造工艺 外延生长（Epitaxy） 一般的硅片衬底不具有制作器件所需要的性能 外延是在已有的硅片表面沉积（生长）一层很薄的单晶层 新生长的单晶层的取向取决于衬底，由衬底向外延伸而成，称为“外延层” 外延层的杂质含量可以通过工艺加以控制 外延形成的杂质分布可以接近理想的突变结IC制造工艺 液相生长（LPE，Liquid Phase Epitaxy）将硅片放入已加热的饱和溶液中溶液降温，在硅片表面就可以沉积一层

5、新的晶体LPE方法简单、廉价，但外延层的质量不高IC制造工艺 气相外延生长（VPE，Vapor Phase Epitaxy）VPE是在气体环境下在晶体表面进行外延生长常用的方法是卤素传递生长法硅片放在反应器中的石墨基座上反应器中输入SiCl4和H2反应器外围的射频线圈通入射频电流，石墨基座被射频信号加热至1500度至2000度高温作用下：释放出固态硅原子沉积在硅片表面，形成新的单晶层HClSiHSiCl4224IC制造工艺一个VPE系统示意图IC制造工艺 掩膜（Mask）的制版工艺 IC制造工艺大约有近百个流程，需要十多个到二十多个掩膜 一个掩膜对应一个层加工工艺 掩膜制作类似于照相底片的制作

6、IC制造工艺 掩膜制造掩膜通常是涂有特定图形铬薄层的石英玻璃（铬版）掩膜有整版和单版之分照相制版工艺： 将版图制作成大幅图片 通过照相缩小成精细底片（初缩） 将精细底片放到步进重复照相机，再次缩小为1:1大小的多个图像并直接印到铬板上IC制造工艺图案发生器PG制作工艺（光绘） 用图案发生器可以制作比照相制版更精确的初缩精细底片 通过计算机控制的工作台，将标准格式的数据送到制版装置 氙灯的强光聚焦后在投影平台上制成初缩版 将初缩版放到步进重复照相机，再次缩小为1:1大小的多个图像IC制造工艺射线制版 射线制版工艺过程和可见光制版工艺过程类似 射线的波长比可见光短得多，因此制出的掩膜版具有更高的精

7、度IC制造工艺电子束扫描法电子束扫描可以制作更为精确的图形，其分辨率可达50nm因为精度足够高，电子束扫描可以直接制作铬版制版步骤：涂抗蚀剂电子束曝光1) 显影和清洗IC制造工艺 光刻 在微电子制造过程中，光刻是最复杂、最昂贵的关键工艺，其成本占制造总成本的约1/3 对投影光刻技术的要求：IC制造工艺 简单光学曝光系统原理图光源为可见光、紫外光（UV）、深紫外光（DUV）、极深紫外光（EUV）IC制造工艺光刻机（aligner）直译为对准器，可见每一层的对准具有很重要的意义光刻机的分辨率是其最重要的性能指标光刻机的第二个重要指标是对准光刻机的第三个重要指标是产能IC制造工艺 衍射由于光的衍射，

8、使得圆片表面的图形只能是个接近值IC制造工艺 光源高压短电弧汞灯，属于辉光放电灯。电力消耗为500至1000瓦，光功率约为电功率的一半接触光刻机典型光源装置示意图IC制造工艺 光源准分子激光光源IC制造工艺 接触式和接近式光刻机类似于接触式印像，设备投资相对较小，图像精度较高IC制造工艺理论上讲，掩膜和圆片之间的距离可以为0，衍射效应应当减到最小。但是，实际上存在一定的间隙，同时，光束也存在一定斜角或散射。这都会造成图像偏差更重要的是，掩膜每次和圆片的硬接触都会受到损伤，形成缺陷接近式光刻就是让掩膜浮在圆片表面，用氮气流控制间隙为1050um。接近式光刻产生缺陷的概率大大减小IC制造工艺 投影

9、光刻机现在的工艺普遍采用投影式光刻机投影式光刻具有非接触的特点IC制造工艺 扫描投影光刻机1:1扫描投影光刻系统掩膜不和其它物体接触这种扫描光刻机可以达到较高的产量。其特征尺寸为1.0umIC制造工艺 分步重复投影光刻机工作原理和1:1投影光刻机类似母版的影像在投影过程中被缩小410倍特征尺寸可以做到0.18um或更精细每次产生一个或几个小片的投影一次曝光完成后，步进到下一位置，进行下一小片的曝光投影分辨率高，掩膜没有磨损生产速度降低IC制造工艺 先进掩膜缩小步进系统：一个2.5um最小尺寸的掩膜通过缩小5倍的步进机可以获得0.5um的线宽在掩膜靠近镜头一面涂上10%的抗反射剂，有助于减少光线

10、通过薄膜表面的反射应用相移可以进一步改善掩膜的分辨率。相移材料可以将通过的光线产生180度的相移。每隔一个孔就加上这种相移材料，可以使相邻图形衍射的光线产生相消干涉，使其造成的影响降低。IC制造工艺 表面反射和驻波光线被下层的金属反射，使本来不应当曝光的光刻胶也被感光了IC制造工艺 表面反射和驻波这部分被反射光曝光的光刻胶也被清洗掉了，造成缺陷IC制造工艺 在金属层上涂覆一层抗反射剂层。反射光造成的影响大大地降低IC制造工艺 驻波会造成光刻胶边缘出现螺纹状IC制造工艺 对准对准误差应当控制在最高分辨率的1/4对准误差的产生有多种原因引起： 对准误差 伸展误差IC制造工艺 刻蚀 光刻就是在光刻胶

11、上形成图形 下一步就是将光刻胶上的图形通过刻刻蚀蚀转移到光刻胶下面的层上 刻蚀工艺分为湿法和干法 刻蚀的品质 刻蚀的速率，即单位时间刻蚀的厚度 刻蚀速率的均匀性 选择比，即对不同材料刻蚀速率的比率 钻刻，即对光刻胶下材料的侧向刻蚀IC制造工艺 刻蚀可能会给材料或者其它层带来伤害 刻蚀后的副产品可能会对环境产生污染 不同的刻蚀工艺要求不同的环境压力IC制造工艺 湿法刻蚀 湿法刻蚀是化学反应过程 湿法刻蚀的优点是选择比较高 湿法刻蚀质量较差：缺乏各向异性、工艺控制困难、颗粒污染等 在结构尺寸越来越小的情况下，湿法刻蚀的问题越来越明显 目前，湿法刻蚀还被用在非关键尺寸加工工序中 湿法刻蚀通常采用喷雾

12、方式将新鲜药液涂敷到被刻蚀表面 被腐蚀的材料转化为液态或气态 腐蚀过程可能会产生气体形成气泡，进而影响反应的继续 光刻胶显影不充分时，残留的胶膜会影响刻蚀进行IC制造工艺 硅片定向腐蚀后的俯视图和剖面图IC制造工艺 化学机械抛光 通过化学机械手段可以将硅片平坦化 硅片被放置在二氧化硅磨料和腐蚀剂混合的胶质液体中 硅片以1的角度在液体中旋转IC制造工艺 等离子体刻蚀和高压等离子体刻蚀 等离子体刻蚀属于干法刻蚀 等离子体刻蚀易于开始与结束 等离子体刻蚀对温度的微小变化不敏感 等离子体刻蚀具有各向异性IC制造工艺 刻蚀SiO2的剖面IC制造工艺 平板式等离子体刻蚀系统IC制造工艺 离子铣 离子铣刻蚀

13、有很好的定向性，对所有的材料都可以做到各向异性 离子铣可以刻蚀不同的材料 右图为离子铣的离子源示意图IC制造工艺 离子铣过程可能发生的问题x 光刻胶可能被侵蚀，衬底可能被侵蚀，被刻蚀材料可能成为斜坡x 被刻蚀材料可能会重新淀积到圆片表面a) 可能会产生沟槽IC制造工艺 反应离子刻蚀IC制造工艺 高密度等离子体刻蚀IC制造工艺 剥离技术 在难于刻蚀的材料加工时，剥离技术可以取代刻蚀技术 大多数GaAs技术采用剥离技术IC制造工艺 右图为经过不同胶处理后的剥离剖面图 剥离不净的金属残留物会造成质量问题掺杂 掺杂 纯净的半导体导电能力有限，并且受到外界因素的影响 掺杂，就是在半导体材料中加入部分杂质

14、原子 掺杂的作用是改变半导体的导电类型（P型或者N型），形成PN结，或者改变半导体材料的电导率 掺杂后，半导体材料的导电类型由杂质材料决定掺杂 掺杂 圆片上杂质提供了器件所需的载流子 杂质的分布决定了半导体的导电能力。所以杂质的浓度分布应当得到准确的控制 设计人员对杂质的分布应当有一个预期值 杂质的分布变化很大 除了特定的扩散工艺以外，其它热处理过程对杂质的分布也会产生影响热扩散掺杂 替位扩散 杂质原子可以通过直接交换进行扩散，也可以通过空位交换进行扩散 直接交换所需要的能量要大于空位交换热扩散掺杂 填隙扩散 填隙扩散时，填隙硅原子取代了替位杂质原子的位置，将杂质原子推到填隙位置热扩散掺杂 杂

15、质原子可能被空位俘获，成为填隙杂质。这种机制称为Frank-Turnbull机制 杂质原子也可能取代原晶格位置中的硅原子。这种机制称为挤出机制热扩散掺杂 高浓度硼扩散分布 高浓度砷扩散分布热扩散掺杂 高浓度磷扩散分布 硅在砷化钾中的扩散热扩散掺杂 扩散分布的测试 通常通过测量薄层电阻来间接分析扩散的杂质浓度 四探针测量法外侧探针施加电流内侧探针测量电压计算电压与电流之间的关系，再考虑修正因子后，便可得到薄层电阻热扩散掺杂 扩散分布的测试 范德堡测量法通过被测样品的边缘四角施加电流和测量电压，可以算出薄层电阻热扩散掺杂 扩散分布的测试 结染色法在圆片上用圆柱体磨出一个槽用对掺杂敏感的腐蚀液取出顶

16、层的一部分通过测量可以算出结深热扩散掺杂 扩散分布的测试 在加入电流的同时，在电流的垂直方向施加一个磁场。在霍尔效应的作用下，产生霍尔电压 通过测量霍尔电压，可以直接测量出总的载流子浓度 霍尔效应可以同时测量载流子类型、迁移率和薄层浓度热扩散掺杂 扩展电阻分布测量 将样品打磨出斜角 通过探针测量不同深度的接触电阻 和一个电阻浓度校准标准值进行比较，就可得到载流子分布曲线热扩散掺杂 二次离子质谱法（SIMS） SIMS对百万分之一的杂质浓度敏感 Wafer放入装置，并将系统抽到高真空状态 用一束离子束照射样品 高能离子撞击样品表面并破坏表面晶格结构，将材料溅射出来 用质谱仪收集并分析杂质含量，便

17、可找出杂质随深度变化的浓度分布热扩散掺杂 卢瑟福背散射法（RBS） 用氦离子以接近法线的方向入射到样品上 样品中的杂质将氦离子背散射出来 背散射氦离子带有的能量取决于杂质的质量和杂质在晶体中的深度 背散射出来的氦离子被收集并进行能量分析，可以确定圆片内化学组分在深度方向的分布情况热扩散掺杂 和RBS分析法相比，SIMS分析法精度高，但所需花费的时间和成本也高。测量厚度超过1um的样品可能要花费48小时时间 RBS分析法的优点是速度较快，而且是一种非破坏性的测量方法。但是RBS的测量灵敏度比SIMS要低好几个数量级 RBS适用于测量质量大的杂质热扩散掺杂 扩散系统 扩散炉管掺杂是很常见的掺杂方式

18、 炉管掺杂有两种方式：固态源掺杂和液态源掺杂 液态源通过起泡装置产生杂质。N2被送入起泡器中，产生N2和杂质蒸汽的混合气体并送入炉管 固态源将杂质源通常也是和圆片大小相近的片状，和圆片间隔放入炉管离子注入 离子注入掺杂 离子注入参杂方法是将电离的杂质原子经静电场加速后打到圆片表面，并打入半导体内部 和热扩散掺杂相比，离子注入工艺可以通过测量离子流严格控制剂量，从而控制掺杂的浓度以及深度 上个世纪70年代前期，第一台商用离子注入机面市。到了80年代离子注入工艺被广泛应用 不过，离子注入工艺还没有完全取代扩散掺杂：入射离子会损伤晶格高剂量注入时的产能有限很浅和很深的注入难以实现设备昂贵离子注入 离

19、子注入系统离子注入 Freeman离子源离子注入 质量分析器离子注入 扫描系统 静电光栅扫描 混合扫描离子注入 离子注入的问题 注入损伤高能离子进入Wafer，会和晶格原子核发生碰撞，使得许多晶格原子发生位移注入之后一般都要采取加热Wafer的方法（退火）来消除损伤，并使大部分注入的杂质移到晶格位置（激活）离子注入 离子注入的问题 注入倾斜角使得源/漏区不能与沟道区相连离子注入 离子注入的问题 在简单静电扫描系统中，遮挡问题显得更加严重绝缘层 为什么采用为什么采用 SiO2 ? ? SiO2 在10-9 Torr, T900C时稳定 SiO2 可能用HF蚀刻而 Si 不受影响 SiO2 是 B

20、、P、As扩散时的阻挡层 SiO2 是良好绝缘体，r1016 Wcm，Eg=8eV! SiO2 的介质击穿电压较高，达到500 V/m SiO2 生长在 Si 上，Si / SiO2 的界面很整齐绝缘层 绝缘层的形成 热氧化：将硅片置于通有氧气的高温环境内（ 900C1200C ）硅片表面的硅和氧气发生反应，形成 SiO2。 氧化在氧化炉管中完成 热氧化分为干氧氧化、湿氧氧化和水汽氧化22SiOOSi绝缘层用氰氟酸溶液清洗有机污染物的清洗槽可以控制Si表面氧化生长的氧化炉绝缘层 氧化过程中氧化剂流动示意图绝缘层 干法氧化是在纯氧中氧化 干法氧化的氧化系数绝缘层 湿法氧化是在氧和水的混合物中氧化

21、 在氧化管中燃烧含有氧气的氢气产生热和水 右图为湿法氧化的氧化系数绝缘层 氧化物厚度与氧化时间之间的关系 氧化速率随着温度的升高而提高 氧化管中的气体类型和压力也影响氧化速率绝缘层 SiO2 的物理结构 硅原子位于氧多面体的中心绝缘层 硅局部氧化（LOCOS技术） 通常的氧化是在圆片表面整个氧化成氧化物平面，然后进行刻蚀。刻蚀出来的窗口存在台阶，影响后续工艺 LOCOS是在不需要氧化的地方涂上一层氮化硅，氮化硅层下面的硅层不被氧化 LOCOS工艺在大约1000C高温下进行绝缘层 LOCOS工艺氧化前先形成一层SiO2薄层氧化层可能会高出硅表面横向氧化生长形成鸟嘴，改变了器件性能绝缘层 未加预腐

22、蚀和经过预腐蚀的晶体硅LOCOS工艺步骤绝缘层 标准LOCOS结构剖面图绝缘层 标准LOCOS结构剖面图金属层 金属层：互连材料某些形式的 FET 管栅极材料 对金属层的要求：高导电能力；对硅的接触电阻小；在氧化硅上有良好的附着强度；对各氧化物都具有良好的棱边覆盖性；适合于多层金属化；容易淀积；电子传输能力强。金属层 金属层的制作：蒸发、溅射、电镀在一定条件下将材料气化，再凝结，就形成了蒸发膜溅射是用高能离子轰击溅射材料，将材料溅射到衬底表面形成薄膜电镀法通常用来加厚金属层溅射法可以形成约1m的金属层，电镀法可以形成1m以上的金属层金属层 蒸发工艺示意图金属层蒸发工艺的台阶覆盖问题x 纵横比为

23、1的结构，金属层不均匀a) 在旋转并加热的衬底上形成的金属层金属层坩埚加热蒸发台电阻源x 简单源。加热线圈必须用难熔金属做成a) 带凹形舟的加热源金属层 坩埚加热感应加热坩埚。线圈中加入RF电流，通过涡流加热蒸发材料为了避免线圈本身损耗，线圈本身用水冷，使其保持在低于100C为了防止坩埚材料污染，常用电子束蒸发。用电子束轰击材料棒，提高材料棒末端的温度，产生蒸发原子束金属层多组分金属薄膜x 单源蒸发x 多源同时蒸发a) 多源按次序蒸发金属层 溅射简介溅射是蒸发法的替代方法溅射的台阶覆盖比蒸发好，辐射缺陷远少于电子束蒸发，在制作复合材料和合金时性能更好金属层 溅射法的覆盖薄膜在高纵横比的接触孔处

24、，台阶覆盖随时间增加而变化的截面图溅射薄膜的台阶覆盖比蒸发薄膜的覆盖更好坑底的凹口可以通过加温予以改善金属层 一个溅射系统金属层 金属导线的问题：在极小的接触窗口中金属铝和硅接触之间因为微合金化而出现问题通过 420C 温度中退火，可以使硅扩散到铝中，使得接触电阻降低或者在铝中加入 0.8%1% 的硅。淀积时，铝中的硅已经饱和，不会有大量的硅从圆片表面扩散到铝中金属层 金属导线的问题加载之前的导线金属层 金属导线的问题在200C时以10000A/mm2加载后的导线（可见针状物、小丘和断路）金属层 金属导线的问题当电流密度过大时，电迁移会导致导线中的材料向电子运动方向转移材料不均匀运动会导致断路

25、，造成芯片报废将铜融入铝中（1%4%），使之合金化，可以大大降低电迁移，延长导线寿命为了避免电迁移作用的影响，导线中的许可电流密度被限制为1000A/mm2，相当于1mA/m2上述限制必须在版图设计时予以控制为此也造成版图设计规则检查成本增加无源元件 互连线 为了减少导线损耗，也为了减小芯片面积，连线应当尽可能的短 当电流很弱时，互连线采用工艺允许的最小布线宽度 对于大电流连线，应估计电流容量，并保留尽可能多的富裕量 多层金属可以提高集成度 在微波和毫米波范围，应注意互连线的趋肤效应和寄生参数 尽量利用互连线的寄生效应无源元件 电阻 半导体层的片式电阻 在CMOS工艺中，通常用多晶硅层形成薄膜

26、电阻 金属导线可以作为低值电阻 电阻结构及其等效电路无源元件 半导体电阻双极工艺中常用N阱中的P区形成集成电阻WL无源元件无源元件 电容 PN结电容 叉指型金属电容 金属金属电容 多晶多晶电容无源元件无源元件 双极工艺中的电容结构Isolatora) Collector base PN junctionb) Emitter base PN junctionc) Combination: mitter isolationin parallel with 慽solation buried layer 慹d) (n ) SiOSi N+23 4Metal Isolator Diffusion (Th

27、ermally grown or an additionally deposited layer may be used as isolators.)无源元件 电感 螺旋电感IC有源元件 NMOS NMOS视图Field oxidePoly siliconeField implantReflow oxide(n ) S/D implant+Metal lines(p ) substrate-IC有源元件 用离子注入调节开启电压Dose of implantation in 10 cm122-01.00.20.40.60.81.2Shift of threshold voltage in VDU

28、T-6-4-20+2+4+6B: 35 keVP: 110 keVAs: 270 keVIC有源元件 场注入Protecting(p) substrate-SiO2Si N34PRBoronField implantationIC有源元件 局部氧化(p) substrate-Si N34ProtectingSiO2Field oxideBirds beak拀IC有源元件 增强型MOS FET Uth注入(p) substrate-Gate oxideV implantation Enhancement MOS FETthIC有源元件 耗尽型MOS FET Uth注入Gate oxide imp

29、lantationVTDepletion MOS FET(p) substrate-IC有源元件 多晶硅成型(p ) substrate-IC有源元件 源极/漏极注入S/D implantation(p) substrate-IC有源元件 PSG淀积Therm. oxide + PSG reflow glass(p) substrate-IC有源元件 接触窗掩膜(p ) substrate-IC有源元件 导线成型(p) substrate-CMOS工艺流程 CMOS工艺流程 CMOS反相器视图n-Wannen-anschlussP-Kanal-Tr.Field oxideN Well(p ) substr