基于CPLD和DSP技术的视频图像采集系统设计与实现

1、第26卷第5期2005年9月微计算机应用MICROCOMPU IER A PPL ICA TIONS Vol.26No.5Sept.2005 本文于2004-07-20收到。3基金项目:国家自然科学基金(50275125和航空科学基金(04153036资助。基于CPLD 和DSP 技术的视频图像采集系统设计与实现3史仪凯张克满(西北工业大学机电学院西安710072摘要:介绍了一种新颖和通用的视频图像采集系统设计方法,本系统主要由专用视频解码芯片SAA7111、可编程逻辑器件CPLD 以及DSP 等组成。讨论了CPLD 逻辑控制系统设计以及DSP 处理系统中的关键技术问题。电路设计简单,便于修改

2、采集控制程序,调试方便。关键词:视频采集图像处理可编程逻辑器件DSPDesign and Implementation of Video Imag Acquisition System Using B ased onCPLD and DSP T echnologyShi Y ikai ,ZHAN G Keman(College of Mechanical and Elect rical ,Nort hwestern Polytechnical University ,Xi an ,710072,China Abstract :Aiming at the static image transmi

3、ssion ,a novel and general method of video image acquisition is de 2scribed based on DSP and CPLD in this paper.This idea is favorable for the design of the circuits and easy for debug 2ging.The experimental result indicates that the image transmitted is very clear.Therefore ,the system will be exte

4、n 2sively applied to some situations such as accidental occasion ,fire alarming.K eyw ords :video acquisition ,image process ,programmable logic device ,DSP目前,随着现代电子技术和多媒体技术以及DSP 芯片技术的发展,以DSP 为核心微处理器的视频图像采集系统得到了广泛的应用。视频图像既包括静止图像又包括运动图像,然而,在许多实际使用场合中并不需要对运动图像进行处理,而只需对单帧图像进行采集和处理就可以了,比如:事故现场、图像防盗报警、交通

5、道口监控和火灾报警等等。本文所设计的视频图像采集系统正是针对上述情况而设计的。由于该系统大都采用通用和集成元器件,因此它具有成本低、设计方便、使用灵活、开发周期短等特点,可适用于无人仓库、超级市场、交通道口、井下工程、列车车厢等的监控管理。1采集系统构成本设计主要由视频图像采集、DSP 图像压缩、程序和数据存储器以及CPLD 逻辑控制几个部分组成。系统总体框图如图1所示。该视频图像采集系统的核心是DSP ,采用TI 的TMS320VC5402;CPLD 采用Altera 的MAX7000S 系列器件EPM7128SL C84-15;视频解码芯片选用Philip s 公司的SAA7111。由于本

6、系统图像数据量比较大,所以外扩了C Y 2图1系统总体框图犘犚犈犛犛公司的一片128K ×16b SRAM (C Y7C1011V 用来暂存图像数据,该芯片读取时间最小可达到15ns 。系统的工作原理是:由摄像机输出的PAL 制式的模拟视频信号通过视频解码器SAA7111转换成数字信号,按照需要转换成某种图像数据格式,用CPLD 作为采样控制器,将图像数据存入静态存储器(SRAM 中,当完成一帧图像采集后,CPLD 向DSP 发送中断信号,由DSP 进行图像数据压缩处理并完成图像数据的传输。2.1视频解码芯片SAA7111及其初始化SAA7111具有四路视频输入,抗混叠滤波、梳状滤波

7、器5期史仪凯等:基于CPLD 和DSP 技术的视频图像采集系统设计与实现都集成到芯片内部,为设计带来了极大的方便1。场同步信号VS 、行同步信号HS 、奇偶场信号RST0、像素时钟信号 LL C2都由管脚直接引出,省去了以往的时钟同步电路的设计,可靠性也得到提高。通过SAA7111内部控制字可以直接控制行同步有效时间,可以省略行延迟电路。SAA7111采集一行图像数据的时序如图2所示。 图2SAA7111采集一行图像数据时序图SAA7111在上电后,并不是立即采集模拟视频信号进行A/D 转换处理,它必须由DSP 通过I 2C 总线对其内部寄存器进行初始化设置后,才能正常工作。在本设计中,我们将

8、SAA7111上I 2C 总线引脚SCL 与C5402的FSX0相接,SDA与C5402的CL KX0相接。如表1所示,C5402将FSX0和CL KX0设置为通用的输入输出引脚,通过对其编程实现I 2C总线操作,从而实现对SAA7111有关寄存器的读写操作。表1GPL 口配置表引脚FSX 数据方向CL KX 数据方向FSX 输出值CL KX 输出值FSXM CL KXM FSXPCL KXP 0110101FSX 输入输出01CL KX输入输出1注:“”表示无影响。2.2CPLD 控制逻辑设计CPLD 作为采样控制器的核心,在本系统中主要负责记录图像缓存的读写地址、控制读写信号、控制采样时序

9、的产生及译码逻辑2。CPLD 外围信号接口如图2所示。由于DSP 和CPLD 都要访问SRAM ,为了防止地址总线冲突,CPLD 输出的16位地址信号与一片74ACT16245相连,通过设置G 为1或0来决定CPLD 输出地址信号高阻或有效。当CPLD 把SAA7111输出的图像数据存入SRAM 时,使FEI 输出为低电平,使其作为SRAM 的片选信号和读写信号;当一帧图像采集完成后,CPLD 使G 和FEI 输出为高电平,使其地址总线和SAA7111的数据总线处于高阻状态,同时CPLD 使HOLD 输出为高电平,通知DSP 来读取数据。在这种情况下,只有DSP 的高位地址总线为A15为1且外

10、部接口信号MSTRB 和PS 为低电平才能选通SRAM 。SRAM 控制进程如下:图3CPLD 外围信号接口图PROCESS (A15,FEI ,MSTRB ,PS B EGINS_CE =(NO T A15OR MSTRB OR PS AND FEI ;S_WE =DSP_RW AND FEI ;S_RE =NO T (DSP_RW AND FEI ;END PROCESS ;SAA7111输出的是隔行视频信号,而一般图像处理的对象是逐行排列的图像,因此必须将连续的两场图像信号合成到一个图像帧中。在本视频采集系统中,采集的像素数为2563256,因此我们用奇偶场有效信号RST0的反相作为SR

11、AM 的写地址信号A8,当奇场图像到来时,A8为0;当偶场图像到来时,A8为1。场地址计数器进程如下:PROCESS (Rst ,HS ,RST0B EGINIF (Rst =(0T H EN Va <="0000000"-Rst =0,CPLD 复位,场地址计数器清零A8=0-A8输出为0EL SEIF (Rst =1AND RST0event AND RST0=0AND RST0last_value =1T H ENA8=1;-偶场信号到来,A8为1EL SEIF (HS event AND HS =1AND HS last_value =0T H ENVa &l

12、t;=Va +1;-当行同步信号上升沿到来时,场地址计数器开始END IF ;-计数,每次地址加1END IF ;END PROCESS ;CPLD 的设计是用V HDL 编程实现,开发环境为MAX -PL US 。在MAX -PL US 环境下进行编译、波形仿真、功能校验,仿真通过后用MAX -PL US 提供的编程器将程序下载到CPLD 中。126微计算机应用2005年3DSP信号处理系统设计DSP信号处理的系统设计主要考虑以下几个部分:3.1电源设计本系统电压有3.3V和1.8V两种。其中,C5402的内核电压和外部接口电压分别为1.8V、3.3V,SRAM、FL ASH和CPLD也都是

13、3.3V器件。而实际常用的只有5V电源,所以必须采用电源转换芯片。在设计中,我们采用TI的TPS7333电源转换芯片,其输出电压3.3V可直接作为各器件的供电电压。1.8V由系统内部电压调节器提供,采用TI的TPS7301。3.2晶振选择选取外部10M Hz晶振模块,通过调节软件可编程锁相环,设置倍频因子为10,使DSP工作在100M Hz。CPLD对晶振没有严格要求,可以与DSP使用同一晶振。SAA7111需要一个24.576M Hz的晶振,并可为CPLD提供13.5M Hz的计数脉冲。3.3存储器扩展本系统要访问的存储器有三个:DSP内部DARAM、SRAM和FL ASH。C5402的数据

14、寻址空间仅为64K,所以要进行分页扩展。有两种方法来扩展数据空间,一是通过I/O 端口对高位地址译码,然后用一个锁存器锁存I/O的数据作为数据页;二是将数据放到程序RAM,因为C5402的程序空间可以扩展1M。本系统采用后一种方法,把SRAM全部映射到程序空间,将外部程序空间分为4页,每页32K。当C5402的A15=0时,选择片内DARAM,A15=1时,选择片外SRAM。本系统的存储器配置如下:DARAM16KW0000H-3FFF H内部数据空间(用于存放常量和变量的数据空间FL ASH32KW8000H-FFFF H映射到内部数据空间(用来存放程序。SRAM128KW n8000H-n

15、FFFF H(n=03映射到外部程序空间(其中第0页和第一页用来存放采集后的图像数据,第二页是Boot Loader后程序运行的空间,第三页用来存储压缩后的图像数据。3.4JPEG压缩算法本系统采用J PEG基本系统。J PEG算法处理的彩色图像是单独的彩色分量图像。因此,我们采用分量编码即以YUV信号作为编码对象,其中Y为亮度,而U、V是两个色差信号。J PEG压缩编码算法框图如图4所示。对于压缩程序的编写,使用C语言具有编程容易、调试方便、可读性好等优势,但是运动速度慢,代码效率低3;而汇编语言运行速度快、代码效率高,并且可以充分利用芯片的硬件特性。另外, 考虑到本系统设计的主要指标是压缩

16、速度和图4J PEG压缩编码算法框图代码长度,所以决定采用汇编语言进行编程。结果表明,采用汇编语言编写的代码只有25K左右,在分辨率为256×256时,处理速度可达35帧/秒,完全满足了系统要求。3.5B oot loader为了满足不同的系统要求,C5402提供了五种上电引导方式,在本系统中采用的是16b并行引导方式。在上电前,把用户代码按特定的格式烧写到外部FL ASH中,并且在上电复位时把FL ASH配置在数据空间。上电时,通过硬件连接使C5402的MC引脚接低电平,这样DSP复位后,程序就从片内ROM的FF80H地址开始运行。在FF80H处,有一条跳转到BOO T程序的指令,

17、这样便开始运行内部的BOO T程序。BOO T在运行程序之前,首先进行初始化,初始化工作包括:使中断无效(IN TM=1,内部RAM映射到程序/数据空间(OVL Y=1,对程序和数据区均设置7个等待状态。用户程序以引导表(Boot Table的形式存放在FL ASH中,执行引导程序,将用户程序从低速的FL ASH中搬移到高速的程序SRAM中以全速运行。内部BOO T完成后,跳至用户程序开始运行。4结束语本文所设计的视频图像采集系统设计简单方便,体积小,灵活性大,并且成本低,对设计通用的视频监控系统具有很大的参考和实用价值。实验结果表明,该系统在秒级内传输的图像清晰,运行稳定可靠,完全满足系统所

18、需功能,取得了比较好的效果。系统的特点可以概括如下:(1标准的N TSC/PAL制式的彩色/黑白复合视频信号或者S-Video信号输入,图像采集的分辨率最大为512×512×8bit,用户可编程调节视频信号的色度、亮度、饱和度和对比度等参数;(2采用DSP作主要处理器,CPLD作采集控制器,因而它在实现复杂的系统功能的同时又使板级调试与系统功能升级变得方便;(3图像采集独立自主进行,DSP除了对采集模式进行设定外,不参与采集过程,节省了DSP的宝贵时间,适时性好;(4采用J PEG压缩算法,减少了存储器容量,提高了传输速率,因此可以利用电话线、电视电缆或者无线通信设备作为图

19、像传输媒介来进行远程图像监控。2265期史仪凯等:基于CPLD和DSP技术的视频图像采集系统设计与实现参考文献1SAA7111Product specification/Data Sheet.Philip s1999. 2贺峰.基于DSP的视频图像采集处理系统设计.武汉:华中科技大学硕士论文,2002.3吴薇,朱光喜,陈云峰.基于DSP的J PEG2000压缩系统设计.现代电子工程,2003,14胡晓飞.基于视频处理芯片和CPLD的实时图像采集系统.电子技术,2002,105张骏,杨翠娥,梁刚健.一种基于DSP的静态图像通信系统设计.应用科技,2003,7作者简介张克满,男,(1980-,硕士

20、研究生,专业方向为机电控制与自动化。简报使用MPLS技术提高IP网络的Q oSIntServ是IETF提出的基于IP的QoS协议模型,它以标准的RSV P协议作为实现机制,实现IP网络中的QoS传输及对于实时业务的支持。MPL S技术采用了集成模型,将第三层IP技术与第二层的硬件交换技术相结合,使用一个定长的标签作为分组在MPL S网络中传输时的惟一标志。它将目的地相同、转发路径相同、具有相同的服务等级的分组归为一类,叫做转发等价类FEC。要使IntServ能够在MPL S网络中实现,关键在于要把标签与数据流要求的QoS参数相结合,在L SP的建立过程中完成资源预留,使得建立起来的L SP具有

21、QoS保证。由入口L SR发出一个含有标签请求和QoS参数的路径消息,当出口L SR收到入口发来的路径消息后,根据当前网络的状态返回一条资源预留消息,并在消息中捆绑上相应的标签映射,入口L SR收到相应的预留消息后,L SP就建立起来。通过把标签和经过RSVP预留的数据流建立关联,可以将这些数据包看作是MPL S技术中的FEC,而MPL S网络中的标签可以识别每一个FEC,网络中的L SR负责将这些FEC在建立好的L SP中进行转发。为了解决骨干网络中的QoS问题,RFC2475还定义了Diff Serv的体系结构。Diff Serv与IntServ的本质不同在于它不是针对每一个业务流分配网络资源和配置QoS参数,而是把数据流分成几种类别,具有相似要求的流归为一类,根据每种类别分配资源,相同的类别采取一致的处理方式。Diff Serv使用IPv4报头中的8bit服务类型ToS字段,其中6bit可供目前使用(用于识别延迟、吞吐量和可靠性,按照预先确定好的规则加以定义,使下游节点可通过识别这个字段,获取足够的信息处